模式高pr域名

ADF7242Rev.
0InformationfurnishedbyAnalogDevicesisbelievedtobeaccurateandreliable.
However,noresponsibilityisassumedbyAnalogDevicesforitsuse,norforanyinfringementsofpatentsorotherrightsofthirdpartiesthatmayresultfromitsuse.
Specicationssubjecttochangewithoutnotice.
NolicenseisgrantedbyimplicationorotherwiseunderanypatentorpatentrightsofAnalogDevices.
Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners.
OneTechnologyWay,P.
O.
Box9106,Norwood,MA02062-9106,U.
S.
A.
Tel:781.
329.
4700www.
analog.
comFax:781.
461.
31132010AnalogDevices,Inc.
Allrightsreserved.
功能框图DACDACADCLNA1ADCLNA2PA4kBPROGRAMROM2kBPROGRAMRAM256-BYTEPACKETRAM64-BYTEBBRAM256-BYTEMCRGPIOSPORTIRQ8-BITPROCESSORRADIOCONTROLLERPACKETMANAGERFSKDEMODDSSSDEMODAGCOCLAFCCDRSPIWAKE-UPCTRLGAUSSIANFILTERPRE-EMPHASISFILTERFRACTIONAL-NRFSYNTHESIZERLDO*4BIASBATTERYMONITORTEMPERATURESENSOR26MHzOSC32kHzRCOSC32kHzXTALOSCADF724208912-001低功耗IEEE802.
15.
4/专有GFSK/FSK零中频2.
4GHZ收发器IC特性频率范围(全球ISM频段)2400MHz至2483.
5MHz可编程数据速率和调制兼容IEEE802.
15.
4-2006(250kbps)GFSK/FSK/GMSK/MSK调制数据速率:50kbps至2000kbps低功耗接收模式:19mA(典型值)发射模式:21.
5mA(典型值)(PO=3dBm)32kHz晶振唤醒模式:1.
7μA高灵敏度(IEEE802.
15.
4-2006)95dBm(250kbps)高灵敏度(0.
1%BER)96dBm(62.
5kbps,GFSK)93dBm(500kbps,GFSK)90dBm(1Mbps,GFSK)87.
5dBm(2Mbps,GFSK)可编程输出功率20dBm至+4.
8dBm,2dB步长集成稳压器输入电压范围:1.
8V至3.
6V出色的接收机选择性和抗阻塞能力零中频架构符合EN300440Class2、EN300328、FCCCFR47Part15、ARIBSTD-T66标准数字RSSI测量快速自动VCO校准自动RF频率合成器带宽优化片内低功耗处理器执行无线电控制数据包管理数据包管理支持前同步码/SWD/CRC/地址的插入和检测IEEEE802.
15.
4-2006帧滤波IEEEE802.
15.
4-2006CSMA/CA非时隙模式灵活的256字节发射/接收数据缓冲器IEEEE802.
15.
4-2006和GFSK/FSKSPORT模式快速建立自动频率控制灵活的多RF端口接口外部PA/LNA支持硬件支持开关天线分集唤醒定时器外部元件极少集成PLL环路滤波器、接收/发射开关、电池监控器、温度传感器、32kHzRC和晶振支持块读取/写入操作的灵活SPI控制接口小尺寸封装:5mmx5mm32引脚LFCSP应用无线传感器网络自动抄表/智能计量工业无线控制医疗保健无线音频/视频消费类电子设备ZigBee图1ADI中文版数据手册是英文版数据手册的译文,敬请谅解翻译中可能存在的语言组织或翻译错误,ADI不对翻译中存在的差异或由此产生的错误负责.
如需确认任何词语的准确性,请参考ADI提供的最新英文版数据手册.
Rev.
0|Page2of108目录ADF7242特性.
1应用.
1功能框图.
1修订历史.
3概述.
4技术规格.
6通用规格.
6RF频率合成器规格.
6发射机规格.
7接收机规格.
8辅助规格.
11功耗规格.
12时序和数字规格.
13时序图15IEEE802.
15.
4TXSPORT模式时序图18GFSK/FSKRXSPORT模式时序图.
18绝对最大额定值.
22ESD警告.
22引脚配置和功能描述.
23典型工作特性25术语.
34无线电控制器35休眠模式.
37RF频率合成器.
38RF频率合成器校准.
38RF频率合成器带宽.
38RF通道频率编程39参考晶振.
39发射机40发射工作模式40IEEE802.
15.
4-2006模式下的发射机40IEEE802.
15.
4自动接收-发射周转模式.
43GFSK/FSK模式下的发射机.
43功率放大器.
46接收机48IEEE802.
15.
4-2006模式下的接收机48接收机校准.
49IEEE802.
15.
4-2006接收时序和控制50空闲信道评估(CCA)51链路质量指示(LQI)52IEEE802.
15.
4自动发射-接收周转模式.
53IEEE802.
15.
4帧滤波、自动应答和自动CSMA/CA53GFSK/FSK模式下的接收机.
56接收机无线电模块61SPORT接口63GFSK/FSKSPORT模式63IEEE802.
15.
4-2006SPORT模式.
65器件配置.
66IEEE802.
15.
4和GFSK/FSK模式共同的配置值67GFSK/FSK数据包模式和SPORT模式的配置值67IEEE802.
15.
4-2006数据包模式和SPORT模式的配置值.
68RF端口配置/天线分集.
69辅助功能.
70温度传感器.
70电池监控器.
70唤醒控制器(WUC)70发射测试模式71串行外设接口(SPI)72通用特性.
72命令访问.
72状态字72存储器映射.
74BBRAM.
74调制解调器配置RAM(MCR)74程序ROM.
74程序RAM.
74包RAM.
74存储器访问.
76写入ADF7242.
77读取ADF7242.
77可下载的固件模块80中断控制器.
81Rev.
0|Page3of108配置.
81中断源描述.
82应用电路.
83寄存器映射.
87外形尺寸.
105订购指南.
105ADF7242修订历史2010年7月—修订版0:初始版Rev.
0|Page4of108ADF7242概述ADF7242是一款高度集成的低功耗、高性能收发器,在全球通用的2.
4GHzISM频段工作.
其设计注重灵活性、鲁棒性、易用性和低功耗特性.
在数据包和数据流两种模式下,该IC均支持IEEE802.
15.
4-20062.
4GHzPHY要求和专有GFSK/FSK/GMSK/MSK调制方案.
而且只需极少的外部元件,该器件就能达到下列标准:FCCCFR47Part15、ETSIEN300440(2类设备)、ETSIEN300328(FHSS,DR>250kb/s)、ARIBSTDT-66.
ADF7242符合IEEE802.
15.
4-20062.
4GHzPHY要求,可提供250kbps的固定数据速率和DSSS-OQPSK调制功能.
该IC还支持GFSK/FSK/GMSK/MSK调制方案,可在50kbps到2Mbps的宽数据速率范围内工作,因此同样适合智能计量、工业控制、家庭和楼宇自动化、消费电子等领域的专有应用.
此外,ADF7242的捷变频率合成器和较短的周转时间有利于FHSS系统的实现.
ADF7242的发射路径基于一个使用低噪声小数N分频RF频率合成器的直接闭环VCO调制方案.
该VCO能够自动校准,工作频率是基频的两倍,因而可减少杂散发射并避免PA牵引效应.
RF频率合成器的带宽自动针对发射和接收操作而优化,以实现最佳的相位噪声、调制质量和频率合成器建立时间性能.
发射机输出功率可以在20dBm至+4dBm范围内进行编程,且自动PA斜坡能力可满足瞬时杂散性能要求.
该IC还集成一个偏置和控制电路,可大大简化与外部PA的接口.
接收路径基于零中频架构,提供非常高的抗阻塞和选择性能力,这对于2.
4GHz频段等存在严重干扰的环境至关重要.
此外,该架构不受镜像通道中阻塞器抑制性能下降的影响,而这在低中频接收机中非常常见.
在GFSK/FSK模式下,接收机具有一个高速自动频率控制(AFC)环路,允许频率合成器找到并校正接收包中的任何频率误差.
该IC采用1.
8V至3.
6V的电源电压工作,接收和发射模式下的功耗非常低,且RF性能极佳,特别适合电池供电系统.
ADF7242具有一个灵活的双端口RF接口,除了支持开关天线分集以外,该接口还能配合外部LNA和/或PA使用.
ADF7242集成了一个功耗极低的定制8位处理器,可支持许多收发器管理功能.
这些功能由处理器的两个主要模块处理:无线电控制器和数据包管理器.
无线电控制器管理IC在各种工作模式和配置下的状态.
主机MCU可以使用单字节命令与无线电控制器接口.
数据包管理器高度灵活,支持各种包格式.
在发射模式下,可以将数据包管理器配置为向片内包RAM中存储的有效载荷数据添加前同步码、同步字和CRC字.
在接收模式下,数据包管理器可以在接收到有效同步或CRC字时检测和产生一个MCU中断,并将所接收的有效载荷数据存储在包RAM中.
发射和接收包RAM空间共有256字节,用于从主机MCU处理速度中分离出无线数据速率.
因此,ADF7242数据包管理器可以减轻主机MCU的处理负担,并降低整体系统功耗.
此外,对于要求数据流的应用,该器件通过同步双向串行端口(SPORT)提供Bit级的输入/输出数据,并且可以与多种DSP直接接口,如ADSP-21xx、SHARC、TigerSHARC、Blackn等.
SPORT接口可用于GFSK/FSK和IEEE802.
15.
4-2006模式.
处理器还允许下载和执行一组固件模块,其中包括IEEE802.
15.
4自动模式(如节点地址过滤等)和非时隙CSMA/CA.
ADI公司提供这些固件模块的执行代码.
为了进一步优化系统功耗,ADF7242集成了一个低功耗32kHzRC唤醒振荡器,后者在收发器活动时,依据26MHz晶振进行校准.
对于要求高度精确唤醒定时的应用,也可以利用集成的32kHz晶振作为唤醒定时器.
该IC上有一个带备用电池的RAM(BBRAM),当IC处于休眠状态时,该RAM可以保存IEEE802.
15.
4-2006网络节点地址.
ADF7242还具有一个非常灵活的中断控制器,后者可以向主机MCU提供MAC级和PHY级中断.
该IC配有一个SPI接口,支持突发模式数据传输,可实现高数据吞吐效率.
该IC还集成了一个带数字回读功能的温度传感器和一个电池监控器.
Rev.
0|Page5of108DACDACADCADCPA4kBPROGRAMROM2kBPROGRAMRAM256-BYTEPACKETRAM64-BYTEBBRAM256-BYTEMCREXTLNA/PAENABLEGPIOIRQSPORT8-BITPROCESSORRADIOCONTROLLERPACKETMANAGERFSKDEMODDSSSDEMODAGCOCLAFCCDRSPIWAKE-UPCTRLTIMERUNITPRE-EMPHASISFILTERLDO4LDO3LDO2LDO1BIASBATTERYMONITORANALOGTESTTEMPERATURESENSOR26MHzOSCRCCAL32kHzRCOSC32kHzXTALOSCFSKMODDSSSMODPFDCHARGE-PUMPLOOPFILTERGAUSSIANTxFILTEREXTPAINTERFACESDMDIV2DIVIDERLNA1LNA2PARAMPIRQ2_TRFS_GP2IRQ1_GP4DR_GP0DT_GP1TRCLK_CKO_GP3TXEN_GP5RXEN_GP6MISOSCLKMOSICSXOSC32KP_GP7_ATB1XOSC32KN_ATB2XOSC26NXOSC26PRBIASCREGSYNTHCREGVCOPAVSUP_ATB3PABIAOP_ATB4RFIO2PRFIO1NRFIO1PADF7242RFIO2NCREGRF1,CREGRF2,CREGRF3CREGDIG1,CREGDIG208912-011ADF7242图2.
详细功能框图Rev.
0|Page6of108表1参数最小值典型值最大值单位测试条件参数最小值典型值最大值单位测试条件1.
83.
6V24002483.
5MHz40+85°C502000kbps250kbps100bpsRF频率合成器规格表210kHz31.
522.
552s53s80s39s35s135dBc/Hz145dBc/Hz70dBcADF7242技术规格除非另有说明,VDD_BAT=1.
8V至3.
6V,GND=0V,TA=TMIN至TMAX.
典型规格在VDD_BAT=3.
6V、TA=25°C且fCHANNEL=2450MHz条件下测得.
除非另有说明,所有测量都是采用ADF7242参考设计RFIO2端口进行的.
通用规格通用参数电源电压范围VDD_BAT输入频率范围工作温度范围数据速率GFSK/FSK模式IEEE802.
15.
4-2006模式分辨率通道频率分辨率相位误差度度度度VCO校准时间频率合成器建立时间相位噪声参考和时钟相关杂散仅适用于FSK模式适用于GFSK/FSK模式接收模式;任意数据速率,IEEE802.
15.
4-2006或GFSK/FSK模式;积分带宽从10kHz到400kHz适用于所有模式经过VCO校准之后,频率合成器在此时间内建立到目标频率的±5ppm以内接收模式;任意数据速率,IEEE802.
15.
4-2006或GFSK/FSK模式发射模式;IEEE802.
15.
4-2006,2Mbps到290kbpsGFSK/FSK/GMSK/MSK模式;积分带宽从10kHz到1800kHz发射模式;289.
9kbps到184kbpsGFSK/FSK/GMSK/MSK模式;积分带宽从10kHz到800kHz发射模式;183.
9kbps到50kbpsGFSK/FSK/GMSK/MSK模式;积分带宽从10kHz到500kHz发射模式;IEEE802.
15.
4-2006,2Mbps到289.
6kbpsGFSK/FSK模式发射模式;289.
7kbps到184kbpsGFSK/FSK模式接收模式;任意数据速率,IEEE802.
15.
4-2006或GFSK/FSK模式10MHz频率偏移≥50MHz频率偏移接收模式;IEEE802.
15.
4-2006或GFSK/FSK模式;fCHANNEL=2405MHz、2450MHz和2480MHz发射模式;183.
9kbps到50kbpsGFSK/FSK模式Rev.
0|Page7of10860dBc26MHz18pF7pF365.
3300s发射机规格表33dBm25dBm4.
8dBm22dBm2dB2dB43.
7+35.
2j36dBm36dBm54dBm30dBm47dBm97dBm/Hz41dBm41dBm2%1%56dBm2252MHz10kHz0.
5ADF7242参数最小值典型值最大值单位测试条件参数最小值典型值最大值单位测试条件整数边界杂散晶振晶振频率最大并行负载电容最小并行负载电容最大晶振ESR休眠到空闲唤醒时间发射机通用规格最大发射功率最小发射功率最大发射功率(高功率模式)最小发射功率(高功率模式)发射功率波动发射功率控制分辨率最佳PA匹配阻抗谐波和杂散发射符合ETSIEN300440标准25MHz至30MHz30MHz至1GHz47MHz至74MHz、87.
5MHz至118MHz、174MHz至230MHz、470MHz至862MHz高于1GHz符合ETSIEN300328标准1800MHz至1900MHz5150MHz至5300MHz符合FCCCFR47,Part154.
5GHz至5.
15GHz7.
25GHz至7.
75GHz发射路径IEEE802.
15.
4-2006模式发射EVM发射EVM波动发射PSD屏蔽发射20dB带宽发射路径GFSK/FSK模式频率偏差分辨率高斯滤波器BT接收模式;IEEE802.
15.
4-2006或GFSK/FSK模式;在fCHANNEL=2405MHz、2418MHz、2431MHz、2444MHz、2457MHz、2470MHz,且偏移为400kHz下测量并行负载谐振晶体保证0.
2ppm的最大晶振频率误差;XOSC26P和XOSC26N负载33pFXOSC26N和XOSC26P负载15pF有关如何使能此模式的详情,请参见"功率放大器"部分发射功率=3dBm,fCHANNEL=2400MHz至2483.
5MHz,TA=40°C至+85°C,VDD_BAT=1.
8V至3.
6V未调制载波,10kHzRBW1未调制载波,100kHzRBW1未调制载波,100kHzRBW1未调制载波,1MHzRBW1采用Rohde&SchwarzFSU矢量分析仪和Zigbee选项测量高斯滤波器仅适用于2000kbps、1000kbps、500kbps、250kbps、125kbps和62.
5kbpsRBW=100kHz;|f–fCHANNEL|>3.
5MHfCHANNEL=2405MHz至2480MHz,TA=40°C至+85°C,VDD_BAT=1.
8V至3.
6V未调制载波1MHzRBW11MHzRBW1Rev.
0|Page8of1087Degrees6.
5Degrees4.
5Degrees6Degrees4Degrees24dB24dB24dB24dB22dB2520kHz1250kHz985kHz520kHz302kHz226kHz53.
5dBm54.
5dBm27dBm51.
5dBm1RBW=分辨率带宽.
接收机规格表413.
6dBm12.
6dBm10.
5dBm参数最小值典型值最大值单位测试条件参数最小值典型值最大值单位测试条件发射20dB带宽2MbpsGFSKSPORT模式1MbpsGFSKSPORT模式500kbpsGFSKSPORT模式250kbpsGFSKSPORT模式125kbpsGFSKSPORT模式62.
5kbpsFSKSPORT模式发射邻道功率±第一通道±第二通道±第一通道±第二通道接收机通用规格RF前端LNA和混频器IIP3发射调制相位误差发射调制误差率(MER)最大增益,fBLOCKER1=5MHz,fBLOCKER2=10.
1MHz,PRF,IN=35dBm2Mbps(fDEV=±500kHz)GFSKSPORT模式,发射机输出功率=3dBm1Mbps(fDEV=±250kHz)GFSKSPORT模式,发射机输出功率=3dBm500kbps(fDEV=±250kHz)GFSKSPORT模式,发射机输出功率=3dBm250kbps(fDEV=±130kHz)GFSKSPORT模式,发射机输出功率=3dBm125kbps(fDEV=±60kHz)FSKSPORT模式,发射机输出功率=3dBm2MbpsGFSKSPORT模式,发射机输出功率=3dBm;以与±500kHz频率偏差的标准差来表示1MbpsGFSKSPORT模式,发射机输出功率=3dBm;以与±250kHz频率偏差的标准差来表示500kbpsGFSKSPORT模式,发射机输出功率=3dBm;以与±250kHz频率偏差的标准差来表示250kbpsGFSKSPORT模式,发射机输出功率=3dBm;以与±130kHz频率偏差的标准差来表示125kbpsFSKSPORT模式,发射机输出功率=3dBm;以与±60kHz频率偏差的标准差来表示2Mbps(fDEV=±500kHz)GFSKSPORT模式1Mbps(fDEV=±250kHz)GFSKSPORT模式500kbps(fDEV=±250kHz)GFSKSPORT模式250kbps(fDEV=±130kHz)GFSKSPORT模式125kbps(fDEV=±60kHz)FSKSPORT模式62.
5kbps(fDEV=±60kHz)FSKSPORT模式2MbpsGFSKSPORT模式,5MHz通道间隔2.
2MHz通道带宽,发射输出功率=3dBm250kbpsFSKSPORT模式,300kHz通道间隔250kHz通道带宽,发射输出功率=3dBm最大增益,fBLOCKER1=20MHz,fBLOCKER2=40.
1MHz,PRF,IN=35dBm最大增益,fBLOCKER1=40MHz,fBLOCKER2=80.
1MHz,PRF,IN=35dBmADF7242Rev.
0|Page9of10824.
7dBm20.
5dBm100dBm50.
252.
2j74.
310.
7j57dBm47dBm95dBm15dBm±5MHz55dBPRF,IN=PRF,IN,MIN,802154+3dB±10MHz60dBPRF,IN=PRF,IN,MIN,802154+3dB±20MHz63dBPRF,IN=PRF,IN,MIN,802154+3dB±30MHz64dBPRF,IN=PRF,IN,MIN,802154+3dB±5MHz48dBPRF,IN=PRF,IN,MIN,802154+3dB±10MHz61dBPRF,IN=PRF,IN,MIN,802154+3dB±15MHz62.
5dBPRF,IN=PRF,IN,MIN,802154+3dB±20MHz65dBPRF,IN=PRF,IN,MIN,802154+3dB±30MHz65dBPRF,IN=PRF,IN,MIN,802154+3dB6dBPrf,IN=Prf,IN,MIN+10dB5MHz34.
2dBm10MHz30.
7dBm20MHz29.
7dBm30MHz25.
7dBm60MHz24.
2dBm+5MHz33.
4dBm+10MHz29.
9dBm+20MHz28.
2dBm+30MHz23.
7dBm+60MHz29.
9dBm2252kHz80+80ppmPRF,IN=PRF,IN,MIN+3dBADF7242参数最小值典型值最大值单位测试条件RF前端LNA和混频器IIP2RF前端LNA和混频器1dB压缩点RFIO2端口的接收机LO电平RFIO1端口的LNA输入阻抗RFIO2端口的LNA输入阻抗接收杂散发射符合EN300440标准30MHz至1000MHz1GHz至12.
75GHz同道抑制带外阻塞器抑制接收通道带宽频率误差容差接收路径IEEE802.
15.
4-2006模式灵敏度(Prf,in,min,802154)饱和电平CW阻塞器抑制调制阻塞器抑制最大增益,fBLOCKER1=5MHz,fBLOCKER2=5.
5MHz,PRF,IN=50dBm最大增益IEEE802.
15.
4数据包模式RX状态下测量RX状态下测量1%PER,PSDU长度为20字节,依照IEEE802.
15.
4-2006标准1%PER,PSDU长度为20字节调制阻塞器PRF,IN=PRF,IN,MIN,802154+3dB,测量条件:fCHANNEL=2405MHzPRF,IN=PRF,IN,MIN,802154+3dB,测量条件:fCHANNEL=2405MHzPRF,IN=PRF,IN,MIN,802154+3dB,测量条件:fCHANNEL=2405MHzPRF,IN=PRF,IN,MIN,802154+3dB,测量条件:fCHANNEL=2405MHzPRF,IN=PRF,IN,MIN,802154+3dB,测量条件:fCHANNEL=2405MHzPRF,IN=PRF,IN,MIN,802154+3dB,fCHANNEL=2480MHz时测得PRF,IN=PRF,IN,MIN,802154+3dB,fCHANNEL=2480MHz时测得PRF,IN=PRF,IN,MIN,802154+3dB,fCHANNEL=2480MHz时测得PRF,IN=PRF,IN,MIN,802154+3dB,fCHANNEL=2480MHz时测得PRF,IN=PRF,IN,MIN,802154+3dB,fCHANNEL=2480MHz时测得双边带宽;级联模拟和数字通道滤波Rev.
0|Page10of10885dB±3dB128s95dBmPRF,IN,MIN2Mbps84.
5dBmPRF,IN,MIN1Mbps87.
5dBmPRF,IN,MIN500kbps92dBmPRF,IN,MIN250kbps92dBmPRF,IN,MIN125kbps94dBmPRF,IN,MIN100kbps95dBmPRF,IN,MIN62.
5kbps96dBmPRF,IN,MIN50kbps96dBmPRF,IN,MIN2Mbps87.
5dBmPRF,IN,MIN1Mbps90dBmPRF,IN,MIN500kbps93dBmPRF,IN,MIN250kbps93dBmPRF,IN,MIN125kbps93dBmPRF,IN,MIN62.
5kbps96dBmPRF,IN,MIN50kbps96dBm11Bytes9Bytes7Bytes7Bytes7Bytes7Bytes6Bytes6Bytes15dBm±5MHz51dB±10MHz56dB±20MHz56.
5dB±30MHz60.
5dBPRF,IN=PRF,IN,MIN,2Mbps+3dB±5MHz48dB±10MHz53dB±20MHz58dB±30MHz60dBPRF,IN=PRF,IN,MIN,125kbps+3dB±2MHz54.
5dB±5MHz62dB±12MHz64dB±20MHz69dB±32MHz70.
5dB参数最小值典型值最大值单位测试条件RSSI动态范围精度均值时间最小灵敏度接收路径GFSK模式灵敏度1%PER采用IEEE802.
15.
4-2006数据包模式测量2000kbps(fDEV=±500kHz)GFSK数据包模式1000kbps(fDEV=±250kHz)GFSK数据包模式500kbps(fDEV=±250kHz)GFSK数据包模式250kbps(fDEV=±130kHz)GFSK数据包模式125kbps(fDEV=±60kHz)FSK数据包模式100kbps(fDEV=±30kHz)FSK数据包模式62.
5kbps(fDEV=±60kHz)FSK数据包模式50kbps(fDEV=±30kHz)FSK数据包模式2000kbps(fDEV=±500kHz)GFSKSPORT模式1000kbps(fDEV=±250kHz)GFSKSPORT模式500kbps(fDEV=±250kHz)GFSKSPORT模式250kbps(fDEV=±130kHz)GFSKSPORT模式125kbps(fDEV=±60kHz)FSKSPORT模式62.
5kbps(fDEV=±60kHz)FSKSPORT模式50kbps(fDEV=±30kHz)FSKSPORT模式2000kbps(fDEV=±500kHz)GFSK数据包模式1000kbps(fDEV=±-250kHz)GFSK数据包模式500kbps(fDEV=±250kHz)GFSK数据包模式250kbps(fDEV=±-130kHz)GFSK数据包模式125kbps(fDEV=±60kHz)FSK数据包模式100kbps(fDEV=±-30kHz)FSK数据包模式62.
5kbps(fDEV=±-60kHz)FSK数据包模式50kbps(fDEV=±30kHz)FSK数据包模式所有GFSK/FSK模式、数据包和SPORT模式,1%PER和0.
1%BERPRF,IN=PRF,IN,MIN,2Mbps+3dB灵敏度0.
1%BER最小前同步码长度饱和电平CW阻塞抑制(2000kbps(fDEV=±500kHz)GFSK数据包模式)调制阻塞抑制(2000kbps(fDEV=±500kHz)GFSK数据包模式)CW阻塞器抑制(125kbps(fDEV=±60kHz)FSK数据包模式)ADF7242Rev.
0|Page11of108PRF,IN=PRF,IN,MIN,125kbps+3dB52.
5dB60dB64.
5dB68.
5dB71dB13dB9dB1110kHz520kHz2252kHz±55kHz±165kHz±90kHz±190kHz±3dBm84.
5dBm87.
5dBm±3dBm92dBm93dBm辅助规格表5.
32.
768kHz1%0.
14%/°C4%/V1ms32.
768kHz319.
8k2000ms0.
030520,000ms61*1061.
31*105secADF7242参数最小值典型值最大值单位测试条件参数最小值典型值最大值单位测试条件调制阻塞抑制(2000kbps(fDEV=±500kHz)GFSK数据包模式)±2MHz±5MHz±12MHz±20MHz±32MHz同道抑制接收通道带宽最小通道3dB带宽模拟滤波器模拟和数字滤波器级联最大通道3dB带宽频率误差容差,2000kbps(fDEV=±500kHz)GFSK数据包模式AFC关闭AFC开启频率误差容差,500kbps(fDEV=±250kHz)FSK数据包模式AFC关闭AFC开启RSSI,2000kbps(fDEV=±500kHz)GFSK模式精度最小灵敏度,数据包模式最小灵敏度,SPORT模式RSSI,500kbps(fDEV=±250kHz)GFSK模式精度最小灵敏度,数据包模式最小灵敏度,SPORT模式32kHzRC振荡器频率频率精度频率漂移温度系数电压系数校准时间32kHz晶振频率最大ESR启动时间唤醒定时器预分频器节拍周期唤醒周期校准后25°C时校准后XOSC32KP和XOSC32KN上连接10pF的电容XOSC32KP和XOSC32KN上连接12.
5pF的负载电容2000kbps(fDEV=±500kHz)GFSK数据包模式,PRF,IN=PRF,IN,MIN,2Mbps+10dB,调制阻塞器250kbps(fDEV=±130kHz)GFSK数据包模式,PRF,IN=PRF,IN,MIN,250kbps+10dB,调制阻塞器双边带宽双边带宽双边带宽AFC捕捉范围=±80kHzAFC捕捉范围=±80kHz无前同步码或SWD检测的SPORT模式无前同步码或SWD检测的SPORT模式Rev.
0|Page12of10840+85°C4.
7°C±6.
4°C1.
73.
6V62mV5s30A510M10M80A80A6Bits150mV3.
45V22mA0.
349mA功耗规格表616.
5mA17.
4mA19.
6mA21.
5mA25mA1.
8mA10mA19mA3mA0.
3A1A1.
7AADF7242参数最小值典型值最大值单位测试条件参数最小值典型值最大值单位测试条件温度传感器范围分辨率精度电池监控器触发电压触发电压步长启动时间功耗外部PA接口RON,PAVSUP_ATB3至VDD_BATROFF,PAVSUP_ATB3至GNDROFF,PABIASOP_ATB4至GNDPABIASOP_ATB4源电流,最大值PABIASOP_ATB4吸电流,最小值PABIASOP_ATB4电流控制分辨率PABIASOP_ATB4顺从电压PABIASOP_ATB4顺从电压伺服环路偏置电流伺服环路偏置电流控制步长使用线性调整后的1000次ADC回读的平均值,在已知温度下校准extpa_bias_mode=0、1、2、5、6extpa_bias_mode=3、4、掉电extpa_bias_mode=0、掉电expta_bias_mode=1、3extpa_bias_mode=2、4extpa_bias_mode=1、2、3、4、5extpa_bias_mode=2、4extpa_bias_mode=1、3extpa_bias_mode=5、6extpa_bias_mode=5、6IEEE802.
15.
4-2006连续包传输模式IEEE802.
15.
4-2006连续包传输模式IEEE802.
15.
4-2006连续包传输模式IEEE802.
15.
4-2006连续包传输模式IEEE802.
15.
4-2006连续包传输模式XTO26M+数字有效IEEE802.
15.
4-2006数据包模式保存BBRAM内容32kHzRC振荡器运行,保存一些BBRAM内容,且已使能唤醒定时器32kHz晶振运行,保存一些BBRAM内容,且已使能唤醒定时器功耗TX模式功耗20dBm10dBm0dBm+3dBm+4dBm空闲模式PHY_RDY模式RX模式功耗MEAS状态SLEEP_BBRAMSLEEP_BBRAM_RCOSLEEP_BBRAM_XTORev.
0|Page13of108时序和数字规格表7.
逻辑电平*VDDV10pFVDD_BAT0.
4VIOH=500AOL=500A5ns7pF表8.
GPIO55表9.
SPI接口时序t115nst240nst3t4t5t6t7t8t940nst1010nst11270nst12300400st13t14t15,t162ms逻辑输入输入高电压VINH输入低电压VINL输入电流IINH/IINL输入电容CIN逻辑输出输出高电压VOH输出低电压VOL输出上升/下降输出负载GPIO输出输出驱动电平输出驱动电平参数最小值典型值最大值单位测试条件参数最小值典型值最大值单位测试条件参数最小值典型值最大值单位测试条件所有GPIO处于逻辑高电平状态所有GPIO处于逻辑低电平状态0.
7*VDD_BATCS下降沿到MISO建立时间(TRX有效)CS到SCLK建立时间SCLK高电平时间SCLK低电平时间SCLK周期SCLK下降沿到MISO延迟时间MOSI到SCLK上升沿建立时间MOSI到SCLK上升沿保持时间SCLK到CS保持时间CS高电平到SCLK等待时间高电平时间CS低电平到MISO高电平唤醒时间,带10pF负载电容的26MHz晶振,TA=25°CSCLK上升时间SCLK下降时间执行RC_RESET或RC_SLEEP命令之后唤醒时的CS高电平时间(见图5和图70),带10pF负载的26MHz晶振ADF7242Rev.
0|Page14of108表10.
IEEE802.
15.
4状态跃迁时序142s13.
5s192s192s140s140s192s192s23s192s14.
5s5.
5s30.
5s19s6s14.
5s18s205s表11.
GFSK/FSK状态跃迁时序180s13.
5s664s192s664s612s140s664s664s192s664s23s192s14.
5s18.
5s30.
5s19s6s14.
5s18s205s1mac_delay_ext设置适用于RX和TX状态.
默认为0μs.
ADF7242参数最小值典型值最大值单位测试条件参数最小值典型值最大值单位测试条件空闲到PHY_RDY状态PHY_RDY到空闲状态PHY_RDY或TX到RX状态(不同通道)PHY_RDY或RX到TX状态(不同通道)PHY_RDY或RX到TX状态(不同通道)PHY_RDY或TX到RX状态(相同通道)RX或PHY_RDY到TX状态(相同通道)RX或PHY_RDY到TX状态(相同通道)RX通道变化TX通道变化TX通道变化TX到PHY_RDY状态PHY_RDY到CCA状态CCA到PHY_RDY状态RX到空闲状态TX到空闲状态空闲到MEAS状态MEAS到空闲状态CCA到空闲状态RX到CCA状态CCA到RX状态空闲到PHY_RDY状态PHY_RDY到空闲状态PHY_RDY或TX到RX状态(不同通道)PHY_RDY或RX到TX状态(不同通道)PHY_RDY或TX到RX状态(相同通道)RX或PHY_RDY到TX状态(相同通道)RX通道变化TX通道变化TX到PHY_RDY状态PHY_RDY到CCA状态CCA到PHY_RDY状态RX到空闲状态TX到空闲状态空闲到MEAS状态MEAS到空闲状态CCA到空闲状态RX到CCA状态CCA到RX状态执行VCO校准执行VCO校准跳过VCO校准跳过VCO校准执行VCO校准执行VCO校准执行VCO校准执行VCO校准执行VCO校准,mac_delay_ext1=472μs跳过VCO校准跳过VCO校准执行VCO校准,mac_delay_ext1=472μs执行VCO校准执行VCO校准执行VCO校准,mac_delay_ext1=472μsRev.
0|Page15of108表12.
IEEE802.
15.
4-2006SPORT模式时序参数最小值典型值最大值单位测试条件/注释参数最小值典型值最大值单位测试条件/注释参数最小值典型值最大值单位测试条件/注释t2118st222st230.
51st2416s表13.
MAC时序t2638st27150st28150stRX_MAC_DELAY192s664s表14.
GFSKSPORT模式时序t2914st30tSYM/230nst31tSYM/230nst32tSYMt3320nst3420nst351.
36.
2st3614st3710st38tSYM/260tSYM/2nst39Sync_word_length*tSYMst405*tSYMst41Sync_word_length*tSYMust42105s时序图SPI接口时序图t11t10t9t4t5t3t2t1t6t8t7CSSCLKMISOMOSI7765432107BIT7BIT6BIT5BIT4BIT3BIT2BIT1BIT0BIT7BIT0XBIT708912-002更多说明和时序图参见"串行外设接口"部分.
ADF7242SFD检测到TRCLK_CLKO_GP3(数据位时钟)有效延迟时间TRCLK_CKO_GP3位周期DR_GP0到TRCLK_CKO_GP3下降沿建立时间TRCLK_CKO_GP3符号突发周期RC_PHY_RDY到TRCLK_CKO_GP3(数据时钟)关闭DR_GP0到TRCLK_CKO_GP3有效沿保持时间DR_GP0到TRCLK_CKO_GP3有效沿建立时间TRCLK_CLKO_GP3时钟周期DT_GP1到TRCLK_CKO_GP3采样沿建立时间DT_GP1到TRCLK_CKO_GP3采样沿保持时间PA标称功率到TRCLK_CKO_GP3活动/进入TX状态RC_PHY_RDY到TRCLK_CLKO_GP3关闭RC_PHY_RDY到PA关断IRQ2_TRFS_GP2上升沿到TRCLK_CKO_GP3有效沿延迟时间DR_GP0活动到同步字结束的延迟时间同步字检测到IRQ2_TRFS_GP2高电平TRCLK_CKO_GP3有效到有效数据RC_RX命令到TRCLK_CKO_GP3活动延迟时间(执行校准)从接收到帧到rx_pkt_rcvd中断产生的时间从发出RC_TX命令到更新寄存器delaycfg2位mac_delay_ext(0x10B[7:0])的容许时间从发出RC_TX命令到取消RC_TX命令的容许时间标准所定义的IEEE802.
15.
4模式状态跃迁时序所需的GFSK/FSK模式图3.
SPI接口时序Rev.
0|Page16of108休眠到空闲SPI时序76543210Xt9t6t12t1CSSCLKMISO08912-003t16RC_RESETORRC_SLEEPIDLEIDLE,PHY_RDY,RXSLEEPSPICOMMANDTOADF7242CSDEVICESTATUS08912-064MAC延迟时序图08912-016RXTXPHY_RDYVALIDIEEE802.
15.
4-2006FRAMEFRAMEINTX_BUFFERtx_mac_delay+mac_delay_extRC_STATUSREGISTERirq_src0,FIELDrc_readyREGISTERirq_src1,FIELDrx_pkt_rcvdREGISTERirq_src1,FIELDtx_pkt_sentPACKETRECEIVEDPACKETTRANSMITTEDt27,t28t26ADF7242图4.
休眠到空闲状态时序图5.
执行RC_RESET或RC_SLEEP命令后唤醒图6.
IEEE802.
15.
4MAC时序Rev.
0|Page17of108IEEE802.
15.
4RXSPORT模式时序图表15.
IEEE802.
15.
4RXSPORT模式配置寄存器rc_cfg、域rc_mode(0x13E[7:0])寄存器gp_cfg、域gpio_cong(0x32C[7:0])功能2107t21t21t24t23t22RC_PHY_RDYRC_RXt29PREVIOUSSTATERXPHY_RDYPREAMBLESFDPHRPSDUtRX_MAC_DELAYCOMMANDRC_STATUSTRCLK_CKO_GP3DR_GP0TRCLK_CKO_GP3DR_GP0DATAINVALID.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
08912-004t21t21RC_PHY_RDYRC_RXt26t29PREVIOUSSTATERXPHY_RDYPREAMBLESFDPHRPSDUtRX_MAC_DELAYCOMMANDRC_STATUSTRCLK_CKO_GP308912-009GP6,GP5,GP1,GP01[3:0]SYMBOL[3:0][3:0][3:0][3:0][3:0][3:0][3:0]1GP6=RXEN_GP6GP5=TXEN_GP5GP1=DT_GP1GP0=DR_GP0ADF7242图7.
IEEE802.
15.
4RXSPORT模式:位时钟和数据可用图8.
IEEE802.
15.
4RXSPORT模式:符号时钟输出位时钟和数据可用(见图7)符号时钟和数据可用(见图8)Rev.
0|Page18of108IEEE802.
15.
4TXSPORT模式时序图表16.
IEEE802.
15.
4TXSPORT模式配置寄存器rc_cfg、域rc_mode(0x13E[7:0])寄存器gp_cfg、域gpio_cong(0x32C[7:0])功能31或4PSDU.
.
.
.
.
.
.
.
.
.
PHRTRCLK_CKO_GP3DT_GP1SAMPLEDT_GP1TRCLK_CKO_GP3DT_GP1SAMPLEDT_GP1DT_GP1TRCLK_CKO_GP3TXPREAMBLESFDRC_TXPHY_RDYRCSTATEPAPOWERPACKETCOMPONENTt35RC_PHY_RDYPHY_RDYt37t36PACKETDATAREGISTERgp_cfg,FIELDgpio_config=4DATACLOCKEDINONFALLINGEDGEt32t34t33t34t33t32REGISTERgp_cfg,FIELDgpio_config=1DATACLOCKEDINONRISINGEDGE08912-122详情参见"SPORT接口"部分.
GFSK/FSKRXSPORT模式时序图表17.
GFSK/FSKRXSPORT模式配置寄存器rc_cfg、域rc_mode(0x13E[7:0])寄存器gp_cfg、域gpio_cong(0x32C[7:0])功能31或432或533或6ADF7242PA斜升后传输开始(见图9)gpio_cong=1:数据在时钟的上升沿逐个输入gpio_cong=4:数据在时钟的下降沿逐个输入TRCLK和数据引脚在RX下有效,不通过帧检测选通(见图10)gpio_cong=1:数据在下降沿/上升沿逐个输出gpio_cong=4:数据在上升沿/下降沿逐个输出TRCLK和数据引脚活动由前同步码检测选通(见图11)gpio_cong=2:数据在下降沿/上升沿逐个输出gpio_cong=5:数据在上升沿/下降沿逐个输出TRCLK和数据引脚活动由同步字检测选通(见图12)gpio_cong=3:数据在下降沿/上升沿逐个输出gpio_cong=6:数据在上升沿/下降沿逐个输出图9.
IEEE802.
15.
4-2006TXSPORT模式Rev.
0|Page19of108RC_PHY_RDYRC_RXt29t42PREVIOUSSTATERXPHY_RDYPREAMBLEPAYLOADPOST-AMBLESYNCWORDtRX_MAC_DELAYCOMMANDRC_STATUSPACKETCOMPONENTTRCLK_CKO_GP3DR_GP0IRQ2_TRFS_GP2PACKETDATADATAINVALID.
.
.
.
.
.
.
.
.
.
TRCLK_CKO_GP3DR_GP0IRQ2_TRFS_GP2REGISTERgp_cfg,FIELDgpio_config=1DATACLOCKEDOUTONFALLINGEDGEt32t31t30TRCLK_CKO_GP3DR_GP0IRQ2_TRFS_GP2REGISTERgp_cfg,FIELDgpio_config=4DATACLOCKEDOUTONRISINGEDGEt32t31t3008912-005TRCLK_CKO_GP3DR_GP0IRQ2_TRFS_GP2t32t38t31t30TRCLK_CKO_GP3DR_GP0IRQ2_TRFS_GP2t38t32t31t30RC_PHY_RDYRC_RXPREVIOUSSTATERXPHY_RDYPREAMBLEPAYLOADPOST-AMBLESYNCWORDtRX_MAC_DELAYCOMMANDRC_STATUSPACKETCOMPONENTTRCLK_CKO_GP3DR_GP0IRQ2_TRFS_GP2t29PACKETDATADATAINVALID.
.
.
.
.
t41t39t40.
.
.
.
.
08912-006REGISTERgp_cfg,FIELDgpio_config=2DATACLOCKEDOUTONFALLINGEDGEREGISTERgp_cfg,FIELDgpio_config=5DATACLOCKEDOUTONRISINGEDGEADF7242图10.
GFSK/FSKRXSPORT模式:CLK和数据引脚在RX下有效,不通过帧检测选通图11.
GFSK/FSKRXSPORT模式:SCLK和数据引脚活动由前同步码检测选通Rev.
0|Page20of108TRCLK_CKO_GP3DR_GP0IRQ2_TRFS_GP2t32t38t31t30TRCLK_CKO_GP3DR_GP0IRQ2_TRFS_GP2t32t38t31t30RC_PHY_RDYRC_RXt29PREVIOUSSTATERXPHY_RDYPREAMBLEPAYLOADPOST-AMBLESYNCWORDtRX_MAC_DELAYCOMMANDRC_STATUSPACKETCOMPONENTTRCLK_CKO_GP3DR_GP0IRQ2_TRFS_GP2PACKETDATADATAINVALID.
.
.
.
.
.
.
.
.
.
t40t3908912-007REGISTERgp_cfg,FIELDgpio_config=3DATACLOCKEDOUTONFALLINGEDGEREGISTERgp_cfg,FIELDgpio_config=6DATACLOCKEDOUTONRISINGEDGEGFSK/FSKTXSPORT模式时序图表18.
GFSK/FSKTXSPORT模式配置寄存器rc_cfg、域rc_mode(0x13E[7:0])R寄存器gp_cfg、域gpio_cong(0x32C[7:0])功能1或43图12.
GFSK/FSKRXSPORT模式:SCLK和数据引脚活动由同步字检测选通ADF7242PA斜升后传输开始(见图13)gpio_cong=1:数据在时钟的上升沿逐个输入gpio_cong=4:数据在时钟的下降沿逐个输入Rev.
0|Page21of108.
.
.
.
.
.
.
.
.
.
TRCLK_CKO_GP3DT_GP1SAMPLEDT_GP1TRCLK_CKO_GP3DT_GP1SAMPLEDT_GP1DT_GP1TRCLK_CKO_GP3TXRC_TXPHY_RDYRCSTATEPAPOWERPACKETCOMPONENTt35RC_PHY_RDYPHY_RDYt37t36PACKETDATAREGISTERgp_cfg,FIELDgpio_config=4DATACLOCKEDINONFALLINGEDGEt32t34t33t34t33t32REGISTERgp_cfg,FIELDgpio_config=1DATACLOCKEDINONRISINGEDGEPSDUSYNCWORDPOST-AMBLEPREAMBLE08912-123ADF7242图13.
GFSK/FSKTXSPORT模式详情参见"SPORT接口"部分.
Rev.
0|Page22of108表19参数额定值ESD警告ADF7242注意,超出上述绝对最大额定值可能会导致器件永久性损坏.
这只是额定最值,不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下,器件能够正常工作.
长期在绝对最大额定值条件下工作会影响器件的可靠性.
ESD(静电放电)敏感器件.
带电器件和电路板可能会在没有察觉的情况下放电.
尽管本产品具有专利或专有保护电路,但在遇到高能量ESD时,器件可能会损坏.
因此,应当采取适当的ESD防范措施,以避免器件性能下降或功能丧失.
绝对最大额定值除非另有说明,TA=25°C.
LFCSP封装的底部焊盘应连接到地.
本器件为高性能RF集成电路,ESD额定值小于2kV,对ESD(静电放电)敏感.
搬运和装配时应采取适当的防范措施.
VDD_BAT至GND工作温度范围工业级存储温度范围最高结温LFCSP封装θJA热阻回流焊峰值温度峰值温度时间0.
3V至+3.
9V40°C至+85°C65°C至+125°C150°C26°C/W260°C40秒Rev.
0|Page23of108引脚配置和功能描述24CS23MOSI22SCLK21MISO20IRQ1_GP419TRCLK_CKO_GP318IRQ2_TRFS_GP2NOTES1.
THEEXPOSEDPADDLEMUSTBECONNECTEDTOGROUND.
17DT_GP112345678CREGRF1RBIASCREGRF2RFIO1PRFIO1NRFIO2PRFIO2NCREGRF3910111213141516CREGVCOVCOGUARDCREGSYNTHXOSC26PXOSC26NDGUARDCREGDIG2DR_GP03231302928272625PABIAOP_ATB4PAVSUP_ATB3VDD_BATXOSC32KN_ATB2XOSC32KP_GP7_ATB1CREGDIG1RXEN_GP6TXEN_GP5ADF724208912-010TOPVIEW(NottoScale)表20.
引脚功能描述引脚编号引脚名称描述1CREGRF12RBIAS3CREGRF24RFIO1P5RFIO1N6RFIO2P7RFIO2N8CREGRF39CREGVCO10VCOGUARD11CREGSYNTH12XOSC26P13XOSC26N14DGUARD15CREGDIG216DR_GP017DT_GP118IRQ2_TRFS_GP219TRCLK_CKO_GP320IRQ1_GP421MISO22SCLK23MOSI24CS25TXEN_GP526RXEN_GP627CREGDIG128XOSC32KP_GP7_ATB1ADF7242RF部分的调节电源终端.
应将一个220nF去耦电容连接在此引脚与GND之间.
27kΩ偏置电阻到地.
RF部分的调节电源.
应连接一个100pF去耦电容到地.
差分RF输入端口1(正极).
需要一个10nF去耦电容.
差分RF输入端口1(负极).
需要一个10nF去耦电容.
差分RF输入/输出端口2(正极).
需要一个10nF去耦电容.
差分RF输入/输出端口2(负极).
需要一个10nF去耦电容.
RF部分的调节电源.
应将一个100pF去耦电容连接在此引脚与GND之间.
VCO部分的调节电源.
应将一个220nF去耦电容连接在此引脚与GND之间.
VCO部分的防护沟道.
连接到引脚9(CREGVCO).
PLL部分的调节电源.
应将一个220nF去耦电容连接在此引脚与GND之间.
外部晶振和负载电容的终端1.
使用外部振荡器时,此引脚不连接(NC).
外部晶振和负载电容的终端2.
外部振荡器的输入端.
数字部分的防护沟道.
连接到引脚15(CREGDIG2).
数字部分的调节电源.
应连接一个220nF去耦电容到地.
SPORT接收数据输出/通用IO端口.
SPORT发射数据输入/通用IO端口.
中断请求输出2/符号时钟IEEE802.
15.
4-2006模式/通用IO端口.
SPORT时钟输出/通用IO端口.
中断请求输出1/通用IO端口.
SPI接口串行数据输出.
SPI接口数据时钟输入.
SPI接口串行数据输入.
SPI接口片选输入(和唤醒信号).
外部PA使能信号/通用IO端口.
外部LNA使能信号/通用IO端口.
数字部分的调节电源.
应将一个1nF去耦电容连接在此引脚与地之间.
32kHz晶振的终端1/通用IO端口/模拟测试总线1.
图14.
引脚配置Rev.
0|Page24of108引脚编号引脚名称描述29XOSC32KN_ATB230VDD_BAT31PAVSUP_ATB332PABIAOP_ATB433(EPAD)GNDADF724232kHz晶振的终端2/模拟测试总线2.
来自电池的未调节电源输入.
外部PA电源终端/模拟测试总线3.
外部PA偏置电压输出/模拟测试总线4.
公共地终端.
底部焊盘必须连接到地.
Rev.
0|Page25of108典型工作特性80706050403020100–10–45–40–35–30–25–20–15–10–5051015202530BLOCKERFREQUENCYOFFSET(MHz)REJECTIONLEVEL(dB)08912-0481.
8V,+25°C3.
6V,+25°C1.
8V,–40°C3.
6V,–40°C1.
8V,+85°C3.
6V,+85°C1.
82.
01.
61.
41.
21.
00.
80.
60.
40.
20–100–90–80–70–60–50–40–30–20RFINPUTPOWERLEVEL(dBm)PACKETERRORRATE(%)08912-0952.
405GHz,1.
8V,+25°C2.
48GHz,1.
8V,+25°C2.
405GHz,3.
6V,+25°C2.
48GHz,3.
6V,+25°C2.
405GHz,1.
8V,–40°C2.
48GHz,1.
8V,–40°C2.
405GHz,3.
6V,–40°C2.
48GHz,3.
6V,–40°C2.
405GHz,1.
8V,+85°C2.
48GHz,1.
8V,+85°C2.
405GHz,3.
6V,+85°C2.
48GHz,3.
6V,+85°C–96–9380706050403020100–10–20–110–90–70–50–30–1010507090110BLOCKERFREQUENCYOFFSET(MHz)BLOCKERREJECTIONLEVEL(dB)08912-049VDD_BAT=3.
6VTEMPERATURE=25°C1.
82.
01.
61.
41.
21.
00.
80.
60.
40.
20–100–90–80–70–60–50–40–30–20RFINPUTPOWERLEVEL(dBm)PACKETERRORRATE(%)08912-0463.
6V,+25°C1.
8V,+25°C3.
6V,–40°C1.
8V,–40°C3.
6V,+85°C1.
8V,+85°C–96.
5–9580706050403020100–10–20–20–16–12–8–4048121620BLOCKERFREQUENCYOFFSET(MHz)BLOCKERREJECTIONLEVEL(dB)08912-050VDD_BAT=3.
6VTEMPERATURE=25°C1.
82.
01.
61.
41.
21.
00.
80.
60.
40.
20–100–98–96–96–93–94–92–90–88–86–84–82–80RFINPUTPOWERLEVEL(dBm)PACKETERRORRATE(%)08912-0472.
405GHz,1.
8V,+25°C2.
450GHz,1.
8V,+25°C2.
475GHz,1.
8V,+25°C2.
405GHz,3.
6V,+25°C2.
450GHz,3.
6V,+25°C2.
475GHz,3.
6V,+25°C2.
405GHz,1.
8V,–40°C2.
450GHz,1.
8V,–40°C2.
475GHz,1.
8V,–40°C2.
405GHz,3.
6V,–40°C2.
450GHz,3.
6V,–40°C2.
475GHz,3.
6V,–40°C2.
405GHz,1.
8V,+85°C2.
450GHz,1.
8V,+85°C2.
475GHz,1.
8V,+85°C2.
405GHz,3.
6V,+85°C2.
450GHz,3.
6V,+85°C2.
475GHz,3.
6V,+85°CADF7242图15.
IEEE802.
15.
4-2006数据包模式灵敏度与温度和VDD_BAT的关系,fCHANNEL=2.
405GHz、2.
45GHz、2.
48GHz,RFIO2图16.
IEEE802.
15.
4-2006数据包模式PER与RF输入功率水平、温度和VDD_BAT的关系,fCHANNEL=2.
45GHz,RFIO2图17.
IEEE802.
15.
4数据包模式灵敏度与温度和VDD_BAT的关系,fCHANNEL=2.
405GHz、2.
45GHz、2.
475GHz,RFIO1图18.
IEEE802.
15.
4-2006数据包模式阻塞器抑制与温度和VDD_BAT的关系,调制阻塞器,PWANTED=85dBm+3dB,fCHANNEL=2.
45GHz,RFIO2图19.
IEEE802.
15.
4-2006数据包模式宽带阻塞器抑制,CW阻塞器,PWANTED=95dBm+3dB,fCHANNEL=2.
45GHz,RFIO2图20.
IEEE802.
15.
4数据包模式窄带阻塞器抑制,CW阻塞器,PWANTED=95dBm+3dB,fCHANNEL=2.
45GHz,RFIO2Rev.
0|Page26of10880706050403020100–10–45–40–35–30–25–20–15–10–5051015202530BLOCKERFREQUENCYOFFSET(MHz)BLOCKERREJECTIONLEVEL(dB)08912-0991.
8V,+25°C3.
6V,+25°C1.
8V,–40°C3.
6V,–40°C1.
8V,+85°C3.
6V,+85°C80706050403020100–10–20–16–12–8–4048121620INTERFERERFREQUENCYOFFSET(MHz)REJECTIONLEVEL(dB)08912-1001.
8V,+25°C3.
6V,+25°C1.
8V,–40°C3.
6V,–40°C1.
8V,+85°C3.
6V,+85°C–22–24–26–28–30–32–34–36–20–110–90–70–50–30–101030507090110BLOCKERFREQUENCYOFFSET(MHz)BLOCKERREJECTIONLEVEL(dBm)08912-101CHANNEL2.
405GHzCHANNEL2.
48GHz6543210–1–2–3–4–5–6–95–90–85–80–75–70–65–60–55–50–45–40–35–30–25–20RFINPUTLEVEL(dBm)RSSIERROR(dB)08912-112MAX1.
8V,+25°CMIN1.
8V,+25°CMAX3.
6V,+25°CMIN3.
6V,+25°CMAX1.
8V,–40°CMIN1.
8V,–40°CMAX3.
6V,–40°CMIN3.
6V,–40°CMAX1.
8V,+85°CMIN1.
8V,+85°CMAX3.
6V,+85°CMIN3.
6V,+85°C275250225200175150125100755025002–52–03–53–04–54–05–55–06–56–07–57–08–58–09–001–59–RFINPUTLEVEL(dBm)SQIREADBACKVALUE08912-113MAX1.
8V,+25°CMAX3.
6V,+25°CMAX1.
8V,–40°CMAX3.
6V,–40°CMAX1.
8V,+85°CMAX3.
6V,+85°CMIN1.
8V,+25°CMIN3.
6V,+25°CMIN1.
8V,–40°CMIN3.
6V,–40°CMIN1.
8V,+85°CMIN3.
6V,+85°C1101009080706050403020100–90–15–85–80–75–70–65–60–55–50–45–40–35–30–25–20RFINPUTPOWERLEVEL(dBm)CCADETECTIONRATE(%)08912-114THRESHOLD=–20dBm–30dBm–40dBm–50dBm–60dBm–70dBm–80dBm–90dBmADF7242图21.
IEEE802.
15.
4数据包模式宽带阻塞器抑制与温度和VDD_BAT的关系,调制阻塞器,PWANTED=95dBm+3dB,fCHANNEL=2.
45GHz,RFIO2图24.
IEEE802.
15.
4数据包模式RSSI误差与RF输入功率水平、温度和VDD_BAT的关系,fCHANNEL=2.
45GHz,RFIO2图25.
IEEE802.
15.
4数据包模式SQI与RF输入功率水平、温度和VDD_BAT的关系,fCHANNEL=2.
45GHz,RFIO2图26.
IEEE802.
15.
4-2006CCA操作与RSSI阈值的关系,fCHANNEL=2.
45GHz,VDD_BAT=3.
6V,温度=25°C,RFIO2端口图22.
IEEE802.
15.
4数据包模式窄带阻塞器抑制与温度和VDD_BAT的关系,调制阻塞器,PWANTED=95dBm+3dB,fCHANNEL=2.
45GHz,RFIO2图23.
IEEE802.
15.
4数据包模式带外阻塞器抑制,CW阻塞器,PWANTED=95dBm+3dB,fCHANNEL=2.
405GHz和2.
48GHz,RFIO2,VDD_BAT=3.
6V,温度=25°CRev.
0|Page27of1081.
82.
01.
61.
41.
21.
00.
80.
60.
40.
20–90–80–70–60–50–40–30–20RFINPUTPOWERLEVEL(dBm)PACKETERRORRATE(%)08912-0511.
8V,+25°C3.
6V,+25°C1.
8V,–40°C3.
6V,–40°C1.
8V,+85°C3.
6V,+85°C–85–831.
82.
01.
61.
41.
21.
00.
80.
60.
40.
20–90–80–70–60–50–40–30–20RFINPUTPOWERLEVEL(dBm)PACKETERRORRATE(%)08912-0521.
8V,+25°C3.
6V,+25°C1.
8V,–40°C3.
6V,–40°C1.
8V,+85°C3.
6V,+85°C–92.
5–90.
51.
82.
01.
61.
41.
21.
00.
80.
60.
40.
20–90–100–80–70–60–50–40–30–20RFINPUTPOWERLEVEL(dBm)PACKETERRORRATE(%)08912-0531.
8V,+25°C3.
6V,+25°C1.
8V,–40°C3.
6V,–40°C1.
8V,+85°C3.
6V,+85°C–92.
5–94.
5–78–96–95–94–93–92–91–97–89–88–87–86–85–84–83–82–81–80–79–902000100050025012510062.
550DATARATE(kbps)1%PERSENSITIVITY(dBm)08912-054VDD_BAT=3.
6VTEMPERATURE=25°C–1–2–3–4–5–6–7–80–100–90–80–70–60–50–40–30–20RFINPUTPOWERLEVEL(dBm)LogBER08912-096–87–861.
8V,+25°C3.
6V,+25°C1.
8V,–40°C3.
6V,–40°C1.
8V,+85°C3.
6V,+85°C–1–2–3–4–5–6–7–80–100–90–80–70–60–50–40–30–20RFINPUTPOWERLEVEL(dBm)LogBER08912-097–90.
5–891.
8V,+25°C3.
6V,+25°C1.
8V,–40°C3.
6V,–40°C1.
8V,+85°C3.
6V,+85°CADF7242图27.
PER与RF输入功率水平、温度和VDD_BAT的关系,2MbpsGFSK(fDEV=±500kHz)模式,fCHANNEL=2.
45GHz,RFIO2图30.
1%PER灵敏度与数据速率的关系,fCHANNEL=2.
45GHz,RFIO2图31.
BER与RF输入功率水平、温度和VDD_BAT的关系,2MbpsGFSK(fDEV=±500kHz)模式,fCHANNEL=2.
45GHz,RFIO2图32.
BER与RF输入功率水平、温度和VDD_BAT的关系,1MbpsGFSK(fDEV=±250kHz)模式,fCHANNEL=2.
45GHz,RFIO2图28.
PER与RF输入功率水平、温度和VDD_BAT的关系,500kbpsGFSK(fDEV=±250kHz)模式,fCHANNEL=2.
45GHz,RFIO2图29.
PER与RF输入功率水平、温度和VDD_BAT的关系,125kbpsFSK(fDEV=±60kHz)模式,fCHANNEL=2.
45GHz,RFIO2Rev.
0|Page28of108–1–2–3–4–5–6–7–80–100–90–80–70–60–50–40–30–20RFINPUTPOWERLEVEL(dBm)LogBER08912-0981.
8V,+25°C3.
6V,+25°C1.
8V,–40°C3.
6V,–40°C1.
8V,+85°C3.
6V,+85°C–94.
1–92.
8–83–84–85–86–87–88–89–90–91–92–93–94–95–96–972000100050025012562.
550DATARATE(kbps)0.
1%BERSENSITIVITY(dBm)08912-106VDD_BAT=3.
6VTEMPERATURE=25°C607050403020100–10–20–100–80–60–40–20020406080100BLOCKERFREQUENCYOFFSET(MHz)BLOCKERREJECTION(dB)08912-0553.
6V,+25°C1.
8V,+25°C3.
6V,+85°C1.
8V,+85°C3.
6V,–40°C1.
8V,–40°C607050403020100–10–20–20–16–12–8–4048121620BLOCKERFREQUENCYOFFSET(MHz)BLOCKERREJECTION(dB)08912-0563.
6V,+25°C1.
8V,+25°C3.
6V,+85°C1.
8V,+85°C3.
6V,–40°C1.
8V,–40°C607050403020100–10–20–100–80–60–40–20020406080100BLOCKERFREQUENCYOFFSET(MHz)BLOCKERREJECTION(dB)08912-0573.
6V,+25°C1.
8V,+25°C3.
6V,+85°C1.
8V,+85°C3.
6V,–40°C1.
8V,–40°C607050403020100–10–20–20–16–12–8–4048121620BLOCKERFREQUENCYOFFSET(MHz)BLOCKERREJECTION(dB)08912-0583.
6V,+25°C1.
8V,+25°C3.
6V,+85°C1.
8V,+85°C3.
6V,–40°C1.
8V,–40°CADF7242图33.
BER与RF输入功率水平、温度和VDD_BAT的关系,500kbpsGFSK(fDEV=±250kHz)模式,fCHANNEL=2.
45GHz,RFIO2图36.
窄带阻塞器抑制与温度和VDD_BAT的关系,CW阻塞器,2MbpsGFSK(fDEV=±500kHz)数据包模式,PWANTED=85dBm+3dB,fCHANNEL=2.
45GHz,RFIO2图37.
宽带阻塞器抑制与温度和VDD_BAT的关系,调制阻塞器,2MbpsGFSK(fDEV=±500kHz)数据包模式,PWANTED=85dBm+3dB,fCHANNEL=2.
45GHz,RFIO2图38.
窄带阻塞器抑制与温度和VDD_BAT的关系,调制阻塞器,2MbpsGFSK(fDEV=±500kHz)数据包模式,PWANTED=85dBm+3dB,fCHANNEL=2.
45GHz,RFIO2图34.
0.
1%BER灵敏度与数据速率的关系,fCHANNEL=2.
45GHz,RFIO2图35.
宽带阻塞器抑制与温度和VDD_BAT的关系,CW阻塞器,2MbpsGFSK(fDEV=±500kHz)数据包模式,PWANTED=85dBm+3dB,fCHANNEL=2.
45GHz,RFIO2Rev.
0|Page29of10860708050403020100–10–20–60–50–40–30–20–100102030405060BLOCKERFREQUENCYOFFSET(MHz)BLOCKERREJECTION(dB)08912-0593.
6V,+25°C1.
8V,+25°C3.
6V,+85°C1.
8V,+85°C3.
6V,–40°C1.
8V,–40°C60708050403020100–10–20–20–16–12–8–4048121620BLOCKERFREQUENCYOFFSET(MHz)BLOCKERREJECTION(dB)08912-0603.
6V,+25°C1.
8V,+25°C3.
6V,+85°C1.
8V,+85°C3.
6V,–40°C1.
8V,–40°C60708050403020100–10–20–60–50–40–30–20–100102030405060BLOCKERFREQUENCYOFFSET(MHz)BLOCKERREJECTION(dB)08912-0613.
6V,+25°C1.
8V,+25°C3.
6V,+85°C1.
8V,+85°C3.
6V,–40°C1.
8V,–40°C80706050403020100–10–20–20–16–12–8–4048121620BLOCKERFREQUENCYOFFSET(MHz)BLOCKERREJECTIONLEVEL(dB)08912-0773.
6V,+25°C1.
8V,+25°C3.
6V,+85°C1.
8V,+85°C3.
6V,–40°C1.
8V,–40°C607050403020100–10–20–110–90–70–50–30–101030507090110BLOCKERFREQUENCYOFFSET(MHz)BLOCKERREJECTIONLEVEL(dB)08912-1071.
8V,+25°C3.
6V,+25°C1.
8V,–40°C3.
6V,–40°C1.
8V,+85°C3.
6V,+85°C6070504030–20–16–12–8–4048121620BLOCKERFREQUENCYOFFSET(MHz)BLOCKERREJECTIONLEVEL(dB)08912-1081.
8V,+25°C3.
6V,+25°C1.
8V,–40°C3.
6V,–40°C1.
8V,+85°C3.
6V,+85°C图39.
宽带阻塞器抑制与温度和VDD_BAT的关系,CW阻塞器,125kbpsFSK(fDEV=±500kHz)数据包模式,PWANTED=94dBm+3dB,fCHANNEL=2.
45GHz,RFIO2ADF7242图42.
窄带阻塞器抑制与温度和VDD_BAT的关系,调制阻塞器,125kbpsFSK(fDEV=±60kHz)数据包模式,PWANTED=94dBm+3dB,fCHANNEL=2.
45GHz,RFIO2图40.
窄带阻塞器抑制与温度和VDD_BAT的关系,CW阻塞器,125kbpsFSK(fDEV=±60kHz)数据包模式,PWANTED=94dBm+3dB,fCHANNEL=2.
45GHz,RFIO2图43.
宽带阻塞器抑制与温度和VDD_BAT的关系,CW阻塞器,2MbpsGFSK(fDEV=±500kHz)SPORT模式,PWANTED=87.
5dBm+3dB,fCHANNEL=2.
45GHz,RFIO2图41.
宽带阻塞器抑制与温度和VDD_BAT的关系,调制阻塞器,125kbpsFSK(fDEV=±60kHz)数据包模式,PWANTED=94dBm+3dB,fCHANNEL=2.
45GHz,RFIO2图44.
窄带阻塞器抑制与温度和VDD_BAT的关系,CW阻塞器,2MbpsGFSK(fDEV=±500kHz)SPORT模式,PWANTED=87.
5dBm+3dB,fCHANNEL=2.
45GHz,RFIO2Rev.
0|Page30of10843210–1–2–3–4–85–80–75–70–65–60–55–50–45–40–35–30–25–20–15RFINPUTPOWERLEVEL(dBm)RSSIERROR(dB)08912-117MAX1.
8V,+25°CMAX3.
6V,+25°CMAX1.
8V,–40°CMAX3.
6V,–40°CMAX1.
8V,+85°CMAX3.
6V,+85°CMIN1.
8V,+25°CMIN3.
6V,+25°CMIN1.
8V,–40°CMIN3.
6V,–40°CMIN1.
8V,+85°CMIN3.
6V,+85°C6543210–1–2–3–4–5–6–95–90–85–80–75–70–65–60–55–50–45–40–35–30–25–20–15RFINPUTPOWERLEVEL(dBm)RSSIERROR(dB)08912-118MAX1.
8V,+25°CMAX3.
6V,+25°CMAX1.
8V,–40°CMAX3.
6V,–40°CMAX1.
8V,+85°CMAX3.
6V,+85°CMIN1.
8V,+25°CMIN3.
6V,+25°CMIN1.
8V,–40°CMIN3.
6V,–40°CMIN1.
8V,+85°CMIN3.
6V,+85°C–10–20–30–40–50–60–70–80–900–230–210–190–170–150–130–110–90–70–50–30–101030507090110130150170190210230FREQUENCYERROR(kHz)1%PERRECECIVEINPUTPOWER(dBm)08912-1022MbpsAFCON2MbpsAFCOFF–10–20–30–40–50–60–70–80–90–1000–230–200–170–140–110–80–50–2010400700100130160190220FREQUENCYERROR(kHz)1%PERRECECIVEINPUTPOWER(dBm)08912-103500kbpsAFCON500kbpsAFCOFF1.
21.
00.
80.
60.
40.
20–0.
2–0.
4–0.
6–0.
8–1.
0–1.
2–1.
4–0.
22–0.
20–0.
18–0.
16–0.
14–0.
12–0.
10–0.
08–0.
06–0.
04–0.
0200.
020.
040.
060.
080.
100.
120.
140.
160.
180.
200.
22FREQUENCYERROR(MHz)SYMBOLRATETOLERANCE(%)08912-115PACKETERRORRATE(%)>1%8mA.
3:保留.
保留,设为默认值.
电池监控器跳变电压:1.
7V+62mV*battmon_voltage;当VDD_BAT降至跳变电压以下时,batt_alert中断置位.
保留,设为默认值.
在GFSK/FSKSPORT模式下,以(fCHfDEV)的频率仅传输0.
在GFSK/FSKSPORT模式下,以(fCH+fDEV)的频率仅传输1.
以编程设置的频率fCH传输未调制的信号音.
保留,设为默认值.
Rev.
0|Page104of108表134.
0x3F3:preamble_num_validate[7]保留R/W0[6:0]num_preamble_bytesR/W5表135.
0x3F4:sfd_15_4[7:4]sfd_symbol_2R/W10[3:0]sfd_symbol_1R/W7表136.
0x3F7:afc_cfg[7:3]保留R/W0[2]afc_polarityR/W0[1:0]afc_modeR/W0表137.
0x3F8:afc_ki_kp[7:4]afc_kpR/W0[3:0]afc_kiR/W0表138.
0x3F9:afc_range[7:0]max_afc_rangeR/W0表139.
0x3FA:afc_read[7:0]afc_freq_errorR/W0频率误差回读.
频率误差:1kHz/LSB.
2427FDA位域名R/W复位值描述保留,设为默认值.
前同步码验证所需的前同步码字节数.
位域名R/W复位值描述位域名R/W复位值描述位域名R/W复位值描述位域名R/W复位值描述SFD注释的符号2:IEEE802.
15.
4-2006要求SFD1=10.
SFD注释的符号1:IEEE802.
15.
4-2006要求SFD1=7.
保留,设为默认值.
设置AFC极性.
置1.
00:锁定AFC.
01:保留.
10:AFC自由运行.
11:前同步码检测时锁定AFC.
设置AFCPI控制器比例增益.
IEEE802.
15.
4-2006:不用.
GFSK:设为9.
设置AFCPI控制器积分增益.
IEEE802.
15.
4-2006:不用.
GFSK:设为9.
限制AFC捕捉范围.
应设置为接收基带滤波器带宽的一半.
AFC捕捉范围等于±max_afc_range(单位为kHz).
Rev.
0|Page105of108外形尺寸033009-A10.
50BSCBOTTOMVIEWTOPVIEWPIN1INDICATOR329161724258EXPOSEDPADPIN1INDICATORSEATINGPLANE0.
05MAX0.
02NOM0.
20REFCOPLANARITY0.
080.
300.
250.
185.
105.
00SQ4.
900.
800.
750.
70FORPROPERCONNECTIONOFTHEEXPOSEDPAD,REFERTOTHEPINCONFIGURATIONANDFUNCTIONDESCRIPTIONSSECTIONOFTHISDATASHEET.
0.
500.
400.
300.
25MIN3.
453.
30SQ3.
15COMPLIANTTOJEDECSTANDARDSMO-220-WHHD.
订购指南ADF7242BCPZ40°C至+85°CCP-32-13ADF7242BCPZ-RL40°C至+85°CCP-32-13EVAL-ADF7242DB1ZEVAL-ADF7XXXMB3Z2427FDA图119.
32引脚引脚架构芯片级封装[LFCSP_WQ]5mm*5mm,超薄四方体(CP-32-13)尺寸单位:mm型号1温度范围封装描述封装选项32引脚LFCSP_WQ32引脚LFCSP_WQ评估平台子板评估平台主板1Z=符合RoHS标准的器件.
Rev.
0|Page106of108注释ADF7242Rev.
0|Page107of108注释ADF7242Rev.
0|Page108of108注释2010AnalogDevices,Inc.
Allrightsreserved.
Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners.
D08912-0-7/10(0)ADF7242