指令内存时序

目录第一部分计算机组成原理习题参考解答第1章Neumann计算机概述1第2章信息表示与运算基础7第3章存储系统27第4章处理器技术42第5章输入输出系统50第6章计算机系统结构60第二部分基于FD—CES的计算机组成原理实验说明630.
1关于FD—CES计算机组成实验仪630.
2实验计算机使用外设的方法700.
3双踪示波器的一般使用方法71实验1运算器部件实验73实验2快速进位链实验81实验3存储部件实验85实验4计算机时序电路实验91实验5总线传输实验98实验6整机实验之一104实验7整机实验之二128第三部分基于JYS—3b的计算机组成原理实验关于JYS—3b型计算机组成原理实验仪1430.
1JYS—3b型计算机组成原理实验仪的组成与功能1430.
2JYS—3b型计算机组成原理实验仪的硬件结构与使用方法144……………0.
3JYS—3b型计算机组成原理实验仪各模块电路介绍145……………………0.
4JYS—3b型计算机组成原理实验仪控制信号线功能149……………………实验1运算器实验153实验2半导体存储器原理实验160实验3数据通道实验164实验4微程序控制器组成实验168实验5CPU组成与指令执行实验173·Ⅴ·第四部分微型计算机安装实验实验1整机认识180实验2微机各部件的认识183实验3主板、CPU、内存和显示卡的初步装配189实验4软驱、硬盘、光驱的初步连接和调试199实验5整机组合207实验6声卡、MODEM卡的安装及综合测试214附录1MVGASTARBI5VG主板简介218附录2ASUS3DP-V375DX显示卡简介222附录3INTELPENTIUM处理器简介225附录4SOUNDBLASTER声卡简介226·Ⅵ·第一部分计算机组成原理习题参考解答第1章Neumann计算机概述1.
1为了实现计算过程的自动化,人们经过了长期不懈的努力,1822年(1)提出了一种按(2)原理工作的机器蓝图,1946年美籍科学家(1)针对号称第一台电子计算机(3)的不足,提出了以(2)原理和(2)原理为核心的现代计算机体系结构.
(1)A.
PascalB.
LeibnitzC.
BabbageD.
Neumann(2)A.
过程化B.
程序存储控制C.
电子控制D.
二进制(3)A.
ENIACB.
UNIVACC.
EDVACD.
EDSAC解:答案依次为:(1)C(2)B(3)D(4)A(5)B(6)D1.
2按照Neumann原理,现代计算机应具备哪些功能解:按照Neumann提出的原理,计算机必须具有如下功能:(1)输入输出功能.
计算机必须有能力把原始数据和解题步骤接收下来(输入),把计算结果与计算过程中出现的情况告诉(输出)给使用者.
(2)记忆功能.
计算机应能够"记住"原始数据和解题步骤以及解题过程中的一些中间结果.
(3)计算功能.
计算机应能进行一些最基本的运算,组成人们所需要的一切计算.
(4)判断功能.
计算机在进行一步操作之后,应当能从预先无法确定的几种方案中选择一种操作方案.
(5)自我控制能力.
计算机应能保证程序执行的正确性和各部件之间的协调性.

1.
3现代电子计算机与先前的机械计算机相比,有哪些特点为什么解:(1)先前的机械式计算机是由机械元器件组成,计算机的工作通过机械器件的运动完成.
现代电子计算机由电子元件组成,由电子元件的状态变化实现,较之机械器件惯性小,体积小,状态稳定,速度快,并随着集成度的提高,速度不断提高.
·1·(2)在工作原理上,先前的机械式计算机主要采用外程序控制方式.
计算机的工作过程中,需要人不断地干预,以决定下一步进行什么样的操作运算.
而现代计算机由于采用了Neumman体系结构,按程序存储控制原理工作,计算机完成一次任务前,将程序和原始数据输入,然后启动程序,计算机就会按程序的规定,控制机器自动地完成整个计算过程,实现自动计算.
1.
4电子计算机可以应用在哪些方面解:现在电子计算机是为了科学计算而诞生的,随着计算机的高度发展,大大推动了计算机技术的广泛运用,它几乎涉及到社会的方方面面,成为人们工作和生活必不可少的工具.
总的来讲,计算机的应用主要有如下几个方面:(1)科学计算和模拟.
在科学技术的研究和工程设计中(比如:导弹的发射和飞行轨迹的设计、水文计算、气象预报等),经常有大量的数学计算和传统方法难以解决的问题,计算复杂,工作量大,利用计算机可以快速准确地完成计算和模拟任务.
科学计算和模拟是计算机的重要应用领域,也是最早的应用领域,为当代科技的发展做出了巨大贡献.
(2)信息与知识处理.
随着社会的发展,人类已进入信息社会,信息已成为社会发展的第一资源,人类社会正从工业经济逐步转向知识经济.
对信息和知识进行获取、管理和充分利用,已成为必然.
信息和知识的计算机处理已广泛应用于企业管理、图书管理、情报检索等很多方面,比如:管理信息系统、决策支持系统、专家系统、情报检索系统、办公自动化等,为各部门、各层次的管理决策提供了支持和帮助,为国民经济的发展做出了巨大贡献.
(3)过程控制.
计算机还广泛运用于生产过程的自动控制.
比如人造卫星和宇宙飞船飞行控制器的飞行控制,钢厂冶炼过程的控制等.
(4)计算机辅助设计/计算机辅助制造(CAD/CAM).
借助计算机的图形、图像处理和计算技术进行设计和制造,可以提高工程设计质量、缩短设计和制造周期.
(5)计算机辅助教学(CAI).
计算机的多媒体技术可以提供一个图文并茂、声像交融的交互式的教育环境.
在这样的环境中,可以激发学习者的兴趣,提高学习效率,提供个性化的学习氛围,开拓素质教育的新路.
现在,虚拟现实(VR)技术更为学习者提供了逼真的动手操作环境,对于特别的训练(如手术、驾驶等)非常有效.
(6)人工智能.
人工智能是用计算机模拟人类的智能行为,使计算机的应用从一种固定的程序转变为具有一定推理、分析、感知、理解等功能的特殊应用,比如机器人、专家系统和虚拟现实等.
(7)网络通信.
由于信息处理与信息传输不可分割,计算机技术不断与通信技术相融合,现在已经进入"计算机就是网络,网络就是计算机"的时代.
(8)游戏、娱乐.
总之,计算机在现代社会中的应用越来越广泛,甚至家庭也已成为计算机应用的重要场所,其作用无处不在,在未来社会发展中将占据更重要的位置.
1.
5Neumann计算机应包含哪几部分它们的作用各是什么解:Neumann计算机应包含以下几个部分:输入输出设备、中央处理部件和存储记忆部件.
输入输出设备的主要作用是接收用户提供的外部信息或用来向用户提供输出信息.
如通过键盘把用户的原始数据和程序输入到计算机中,通过显示器、打印机把计算机的执行结·2·果提供给用户.
是人机交互的界面.
中央处理部件是计算机的核心部件,它主要用来完成对用户提交的任务进行控制和处理.
中央处理单元本身又由运算部件和控制部件组成.
其中运算部件的作用是用来进行数据变换和各种运算;控制部件则为计算机的工作提供统一的时钟,把程序中的各基本操作进行时序分配,并发出相应的控制信号,驱动计算机的各部件按照节拍有秩序地完成程序规定的操作内容.
存储记忆部件是计算机的"储藏室",用来存放程序、数据及运算结果,它与中央处理部件配合使用,使程序的运行能够实现自动化.
1.
6计算机的存储器采用分级方式是为了.
A.
减少主机箱的体积B.
解决容量、价格、速度三者之间的矛盾C.
保存大量数据方便D.
操作方便解:选B.
容量、价格和速度是计算机存储器的3个基本技术指标.
但这3者之间是矛盾的,即存取速度快的必然价格高,容量大的必然速度慢.
存储器分级方式是对存储系统整合,它根据程序的局部性特征,通过一定的调度策略,使整个的存储系统在速度上接近最高级的存储器,在容量和价位上接近最低级存储器.
1.
7运算器由许多部件组成,但核心部件应该是.
A.
数据总线B.
数据选择器C.
算术逻辑运算单元D.
累加寄存器解:选C.
运算器的主要作用是对数据进行变换和运算,其核心部件是算术逻辑单元.
1.
8对用户来说,CPU内部有3个最重要的寄存器,它们是.
A.
IR,A,BB.
IP,A,FC.
IR,IP,FD.
IP,ALU,BUS解:选B.
对用户而言,CPU内部3个重要的寄存器是:IP是程序地址指示器(又称程序计数器PC),用来存放程序中指令的地址,并能自动修改地址;F是标志寄存器,用来存放计算机工作的一些情况(即状态),为程序或用户操作提供判断的依据;A称为累加器,是计算机工作过程中使用最频繁的寄存器.
在现代计算机中,寄存器往往设置有多个,每个寄存器的作用不同,因此用户必须了解每个寄存器的功能和使用范围.
1.
9存储器是计算机系统中的记忆设备,它主要用来.
A.
存放程序B.
存放数据C.
存放微程序D.
存放数据和程序解:选D.
1.
10试述程序是如何对计算机进行控制的解:计算机的工作过程就是执行程序,程序是为解决特定问题而设计的指令序列,指令是计算机能识别的一组编排成特定格式的代码,它能告诉机器在什么时间、完成什么操作,并能让机器知道数据放在何处,结果应放在何处,同时指出下一条指令在何处,使程序能连续执行.
计算机每一条指令的执行是通过取指令→分析→产生一系列操作信号→控制计算机各部件工作→取下一条指令,计算机从取出第一条指令开始,周而复始地按上述过程工作,直至程序中的指令全部执行完毕.
1.
11什么叫总线它有什么用途试举例说明.
解:所谓总线就是指若干信号线的集合,由这些信号线组成多于两个部件间传送信息的公共通路.
总线的作用主要是沟通计算机各部件的信息的传递,并使不同厂商提供的产品·3·能互换组合.
总线根据其规模、数据传输方式、应用的不同场合等可分为多种类别,比如系统总线是用来连接CPU、存储器、I/O插件等,设备总线则提供计算机与计算机之间、计算机与外设之间的连接.
1.
12若CPU执行内存单元2011中的指令时接到设备IO3的中断请求,IO3的中断服务子程序存在3005到3113单元中,所有的指令都是单字节的.
试述在CPU处理该中断的过程中,指令指针IP中的内容如何变化解:中断是现代计算机中普遍采用的一项技术.
计算机是通过程序控制的,程序都是事先安排好的,但程序在执行过程中,经常会出现突发性情况(软件的、硬件的),为使计算机正确地处理各个任务,当发生突发性情况时,CPU暂停现执行的程序,执行专门处理异常情况的程序,处理完毕,再返回到未执行完的程序继续执行.
把这个处理过程称之为"中断",把用来处理突发性情况的程序称为"中断服务程序".
本题是一个由原来的主程序到中断服务程序转换的过程.
在转换时,为保证执行完服务程序后能正确地返回到主程序,需要把主程序的地址保存,CPU开始执行中断服务程序,把3005放入指令指针IP中,然后执行一条程序指令后,自动加1,若有转移指令则把转移指令中给出的地址放入IP,一直到中断程序执行完毕,再把主程序的地址放入IP中.
1.
13计算机的运算速度与什么有关解:计算机的运算速度与下列三方面的因素有关:首先是主频.
主频越高,运算速度越快.
其次是字长,字长越长,单位时间内完成的数据运算就越多,运算速度就越快.
最后是计算机的体系结构.
体系结构合理,同样器件的整机速度就快,比如第3章中存储器采用分级结构,第4章中处理机采用流水线结构、多机结构,都是为了提高计算机整机的运算速度和效率而做的体系结构方面的改进.

1.
14计算机的主存容量与什么有关解:计算机的主存容量与计算机的地址总线的根数有关,其容量=2地址线数.
1.
15计算机的运算精度与什么有关解:计算机的运算精度与计算机的字长有关,字长越长,精度越高;也与计算机的数的表示形式有关,浮点表示的数值精度高,范围大.
1.
16某微处理器地址总线有16条,问该微处理器所能够直接访问的存储空间为多少K(1K=210=1024单元)若该存储空间的起始地址为0000,最高地址为多少解:某微处理器地址总线有16条,该微处理器能访问的存储空间=216=64K.
若该存储空间的起始地址为0,最高地址为FFFFH(十六进制).
1.
17若一个8位晶体管存储器有如下的输出电平:低—高—低—高—低—高—低—高,试问它所存储的等值十进制数是多少解:若用低电平表示"0",用高电平表示"1",则它所存储的等值二进制数为01010101,因此等值的十进制数为53.
1.
18试用8只灯泡和8只开关设计一个用开关存储信息、用灯泡指示信息的线路,不考虑符号位.
解:用8只开关存储信息,当开关合上表示"1",当开关打开表示"0".
用8只灯泡可以指示"0"或"1".
开关合上时,灯泡会亮,开关打开,灯泡就不亮.
为了能同时对8个数据位进行控制,把8个灯泡和开关并联在一条线路中,如图1.
1.
1所示.
·4·图1.
1.
1用开关和灯泡组成的信息线路1.
19如图1.
1.
2所示,在半导体存储器中,对应于地址码A1A0的不同值,位线W0,W1,W2,W3中之一为高电位,如表1.
1.
1所示,这称为"地址译码".
若设高电位为"1",低电位为"0",试指出下列对应于不同的地址值A1A0,数据输出端D3,D2,D1,D0的值.
图1.
1.
2存储器逻辑示意图表1.
1.
1A1A0高电位位线00W001W110W211W3解:若高电位为"1",低电位为"0",则对应不同的地址值A1A0,数据端D3,D2,D1,D0的值分别为:D3D2D1D0W00011W10100W20010W31001图1.
1.
2中字线与位线交叉处有"·",则表示该存储位存储的是"1",其余则存储的是"0".
1.
20完整的计算机系统包括.
A.
主机和外部设备B.
运算器、存储器和控制器C.
硬件系统和软件系统D.
系统程序和应用程序解:选C.
完整的计算机系统除了硬件外,必须有配套使用的软件.
把无软件的计算机称为"裸机",裸机无法工作,须由程序控制计算机的工作.
1.
21计算机操作系统是一种(1),用于(2),是(3)的接口.
(1)A.
系统程序B.
应用程序C.
用户程序D.
中间程序(2)A.
编码转换B.
操作计算机·5·C.
控制和管理计算机系统的资源D.
把高级语言程序翻译成机器语言程序(3)A.
软件和硬件B.
主机和外设C.
用户和计算机D.
高级语言和机器语言解:(1)选A(2)选C(3)选C操作系统是计算机的大型软件,计算机通过它实现"自己管理自己".
它可以管理计算机的软、硬件资源,使各种资源协调有效地运行,为用户提供人机接口,使用户能方便地对计算机进行干预.
·6·第2章信息表示与运算基础2.
1把下列十进制数转换成二进制数:17,35,63,75,84,114,127,0.
375,0.
6875,0.
75,0.
8解:本题主要把握十进制到二进制转换的原则:十进制整数转换成二进制整数的方法是除以2取余;小数部分的转换是乘2取整.
(1)17按规则除以2取余,其转换过程如下:0124817连续除以210001余数17D=10001B同理:(2)35D=100011B(3)63D=111111B(4)75D=1001011B(5)84D=1010100B(6)114D=1110010B(7)127D=1111111(8)0.
375D的转换过程如下:0.
375→0.
750→1.
50→1.
00→0.
00小数部分连续乘20.
011取整0.
375D=0.
011B同理:(9)0.
6875D=0.
1011B(10)0.
75D=0.
11B对于小数部分最后乘2能为0的十进制数可精确地转换为二进制数,而对于有些数不能精确地转换,本题中的(11)小题就是此种情况.
在此情况下,根据题意可近似转换成7位二进制数.
(11)0.
8D的转换过程如下:0.
8→1.
6→1.
2→0.
4→0.
8→1.
6→1.
2→0.
4→0.
8小数部分连续乘20.
11001100取整0.
11001100舍入多求一位作0舍1入,即:0.
8D=0.
1100110B2.
2用二进制数表示一个4位的十进制数最少需要几位(不考虑符号位)解:设需要n位二进制,则2n=104,n=4lg10/lg2≈14,因此至少需要14位.
2.
3有一个7位的二进制正整数,A=a0a1a2a3a4a5a6,如何判断它是不是一个4位的十进制数.
·7·解:可用两种方法进行判断:(1)7位二进制数最大能表示的数是A=1111111B=127D,因此可以肯定它不是一个4位的十进制数;(2)最小的4位十进制数是1000D,它转化为二进制数是1111101000,至少需要10位二进制才能表示出来,因此A不是一个十进制数.
2.
4将下列各式用二进制进行运算:(1)93.
5-42.
75(2)84932-48310(3)127-63(4)49.
5*51.
75(5)7.
75*2.
4解:(1)第一步,先把十进制数转换成二进制数:93.
5D=1011101.
1B42.
75D=101010.
11B第二步,做减法,二进制减法规则是借1当2,过程如下:1011101.
1-101010.
11110010.
11第三步,把110010.
11转换成十进制为1*25+1*24+1*21+1*2-1+1*2-2=50.
75(2)步骤同上:84932D-48310D=1010100.
01001B-110000.
010011B=100011.
111111B≈35.
98D(3)步骤同上:127D-63D=1111111B-111111B=1000000B=64D(4)第一步,把十进制数转换成二进制数:49.
5D=110001.
1B51.
75D=110011.
11B第二步,两数相乘,其规则是1*1=1,1*0=0*1=0*1=0,乘法步骤与十进制相似.
110001.
1*110011.
111100011110001111000111100011000000000000001100011+1100011101000000001.
101第三步,把结果转换成十进制数:101000000001.
101B=1*211+1*29+1*20+1*2-1+1*2-3=2561.
625D(5)步骤同上:·8·7.
75D*2.
4D=111.
11B*10.
011B=10010.
01101B=18.
406D2.
5设有X=10110110B,Y=11001010B试求下列逻辑表达式的值:(1)X·Y(2)X+Y(3)X·Y(4)X+Y(5)X·Y(6)X+Y(7)X·Y(8)X+Y解:X=10110110,Y=11001010,则X=01001001,Y=00110101(1)两个二进制数逻辑乘为每位对应的二进制位相与,规则为:1·0=0·1=0,1·1=1,因此X·Y的计算步骤如下:X10110110Y·1100101010000010X·Y=10000010(2)两个二进制数逻辑加为每位对应的二进制位进行或运算,其规则为:0+0=0,1+1=0+1=1+0=1,因此X+Y的计算步骤如下:X10110110Y+1100101011111110X+Y=11111110(3)先把X求反X=01001001,再计算X·Y与(1)过程相同:X·Y=01001000以下各题均使用此原理,各题结果如下:(4)X+Y=11111110=00000001(5)X·Y=10110110·00110101=00110100(6)X+Y=01001001+11001010=11001011(7)X·Y=01001001·00110101=00000001(8)X+Y=10110110+00110101=101101112.
6列出下列函数的真值表:(1)f(A,B,C)=A·B+B·C(2)f(A,B,C)=A+B+C解:函数的真值表如表1.
2.
1所示.
表1.
2.
1函数的真值表ABCA·B+B·CA+B+CABCA·B+B·CA+B+C00001100010011110111010001101101101111112.
7试用三种基本门组成下列逻辑电路:(1)异或门(2)同或门(3)与非门(4)或非门·9·解:(1)异或门.
异或指两个输入信号不同时,输出为1;相同时,输出为0.
设输入为A,B,输出为F,其真值表为表1.
2.
2.
表1.
2.
2异或门的函数真值表ABF=ABABF=AB000101011110因此,F=A·B+A·B;其逻辑电路如图1.
2.
1(a)所示.
图1.
2.
1各种门的逻辑电路图(2)同或门.
当两个输入信号相同时,输出为1;不同时为0,其真值表为表1.
2.
3.
表1.
2.
3同或门的函数真值表ABF=A⊙BABF=A⊙B001100010111逻辑函数表达式为F=A·B+A·B;其逻辑电路如图1.
2.
1(b)所示.
(3)与非门.
两个输入端先进行与运算,再求反.
其真值表为表1.
2.
4.
表1.
2.
4与非门的函数真值表ABA·BABA·B001101011110逻辑函数为F=A·B;其逻辑电路如图1.
2.
1(c)所示.
(4)或非门.
两个输入先进行或运算,再求反,其真值表为表1.
2.
5.
·01·表1.
2.
5或非门的函数真值表ABA+BABA+B001100010110逻辑函数为F=A+B;其逻辑电路图如图1.
2.
1(d)所示.
2.
8利用基本性质证明下列等式:(1)A·B+B·C+C·A=A·B+B·C+C·A(2)A+B·C=(A+C)·(A+B)(3)(A+B+C)·A=0(4)A·B+A·C+B·C+C=1证明:(1)左边=A·B+B·C+C·A=A·B+B·C+C·A=A·B·B·C·C·A=(A+B)·(B+C)·(C+A)(反演律)=(A·B+A·C+B·B+B·C)·(C+A)(分配律)=(A·B+A·C+B·C)·(C+A)(此时B·B=0)=A·B·C+A·B·A+A·C·C+A·C·A+B·C·C+B·C·A=A·B·C+A·B·C右边=A·B+B·C+C·A=A·B·B·C·C·A=(A+B)·(B+C)·(C+A)=(A·B+A·C+B·B+B·C)·(C+A)=(A·B+A·C+B·C)·(C+A)=A·B·C+A·B·A+A·C·C+A·C·A+B·C·C+B·C·A=A·B·C+A·B·C=左边因此,A·B+B·C+C·A=A·B+B·C+C·A(2)右边=(A+C)·(A+B)=A·A+A·B+C·A+C·B=A+A·B+C·A+C·B=A·(1+B)+C·A+B·C=A+C·A+B·C=A·(1+C)+B·C=A+B·C=左边因此,A+B·C=(A+C)·(A+B)(3)左边=A·B·C·A=A·A·B·C·11·=0·B·C=0=右边因此,A+B+C·A=0(4)左边=A·B+A·C+B·C+C=A·B·A·C·B·C·C=(A+B)·(A+C)·(B+C)·C=(A+B)·(A+C)·(B·C+C·C)=(A+B)·(A+C)·B·C=(A+B)·(A·B·C+C·B·C)=(A+B)·A·B·C=A·A·B·C+B·A·B·C=0+0=1=右边因此,A·B+A·C+B·C+C=12.
9A、B、C是3个二进制数码,用逻辑表达式写出A=B=C的判断条件.
解:设判断函数为F,则F与A、B、C的关系用真值表表1.
2.
6表示.
表1.
2.
6A=B=C判断条件的函数真值表ABCFABCF0001101000101100010011110110由此可得到F=A·B·C+A·B·C,即当A、B、C都为0或都为1时,此函数F=1.
2.
10有人说:数字计算机是由逻辑电路组成的,逻辑电路是由开关组成的,加法是计算机的基本运算.
你对这句话是如何理解的解:除输入与输出外,现代电子计算机的主要功能是运算和存储.
其中运算功能主要包括算术运算和逻辑运算(包括判断、比较等).
逻辑运算的基础是"与"、"或"、"非"三种门电路,任何复杂的逻辑电路都可以由这三种门电路组成.
另一方面,对于算术运算来说,由于m*n可以看成把m加上n次;而m÷n可以看做是从m中反复减n直到余数小于等于0的次数.
因此,算术运算就是加与减的组合.
而m-n,可以看成是m+(-n).
所以,算术运算的基本运算是加法.
计算机在实现加法时,可以看做是多个一位二进制数相加.
每一个二进制数的相加的电路,可以看成有3个输入(被加数、加数和前位进位)、有两个输出(本位和及本位进位)的电路.
这个电路也是由三种门电路组成的.
因此可以说,数字计算机是逻辑电路组成的.
进一步分析可知,三种基本门电路,又是都由开关组成,或者说,开关可以组成三种基本门电路.
并且,开关可以用于存储计算机的任何二进制信息.
从这一点上看,数字计算机是由开关组合而成的.
2.
11将下列十六进制数转换为十进制数:(1)BCDEH(2)7E8FH(3)EFH(4)8CH解:·21·(1)其他进制转换成十进制数的规则是:以当前进位制按权展开,用十进制的乘法和加法进行运算,和的结果就是此数对应的十进制数.
BCDEH=11*163+12*162+13*161+14*160=45056+3072+208+14=43350同理:(2)7E8FH=32670(3)EFH=239(4)8CH=1402.
12下列第一组中最小数是(1),第二组中最大数是(2).
将十进制数215转换成二进制数是(3),转换成八进制数是(4),转换成十六进制数是(5).
将二进制数01100100转换成十进制数是(6),转换成八进制数是(7),转换成十六进制数是(8).
(1)A.
(11011001)2B.
(75)10C.
(37)8D.
(2A7)16(2)A.
(227)8B.
(1FF)16C.
(10100001)2D.
(1789)10(3)A.
11101011B.
11101010C.
11010111D.
11010110(4)A.
327B.
268.
75C.
352D.
326(5)A.
137B.
C6C.
D7D.
EA(6)A.
011B.
100C.
010D.
99(7)A.
123B.
144C.
80D.
800(8)A.
64B.
63C.
100D.
0AD解:(1)选C.
37从绝对数值上讲比75、2A7都小,并且它是基数最小的,因此,只有选项A的数据需要与其比较,因(37)8=(11111)2,比A中的数据小,所以,此题只能选C.
(2)选D.
在选择最大数时,先考虑绝对数字大的,B和D两个选项中产生一个最大数,1FF的十进制表达为611,因此最后比较的结果D为最大.
(3)选C.
根据规则,整数除以2取余,得(215)D=11010111B.
(4)选A.
二进制向八进制转换的规则是:从小数点位置向左向右,每3位一组,转换成对应的十进制数,即327.
(5)选C.
二进制向十六进制转换的规则是:从小数点位置向左向右,每4位一组,转换成对应的十六进制数为D7.
(6)选B.
此项选择在做完(7)和(8)小题后更易得出结果.
(7)选B.
(8)选A.
2.
13已知:[X]补=11101011;[Y]补=01001010,则[X-Y]补=A.
10100001B.
11011111C.
10100000D.
溢出解:选A.
[X-Y]补=[X]补+[-Y]补=11101011+10110110=10100001.
此题应考虑两个问题:一是由[Y]补如何得到[-Y]的补,其规则是[-Y]补是把[Y]补连同符号位求反,在最末位加1;二是两数相加可能溢出,判别溢出的方法是可使用双符号位相加,若两符号位相同,则不溢出,否则溢出.
2.
14在一个8位二进制的机器中,补码表示的整数范围是从(1)(小)到(2)(大).
这两·31·个数在机器中的补码表示为(3)(小)到(4)(大).
数0的补码为(5).
解:在8位字长的机器中,补码表示数据用一位表示符号,7位表示数值,故8位补码所能表示的最小的整数为10000000=-128,最大整数为01111111=27-1,因此填空(1)、(2)、(3)、(4)的答案分别是-128、27-1、10000000和01111111.
在补码中0的表示是唯一的,即00000000.
2.
15对于二进制码10000000,若其值为0,则它是用(1)表示的;若其值为-128,则它是用(2)表示的;若其值为-127,则它是用(3)表示的;若其值为-0,则它是用(4)表示的.
A.
原码B.
反码C.
补码D.
阶码解:(1)选择A(2)选择C(3)选择B(4)选择A2.
16把下列各数转换成8位二进制数补码:+1,-1,+2,-2,+4,-4,+8,-8,+19,-19,+75,-56,+37,-48解:求补码的规则是:正数的补码是其本身,符号位为0,负数的补码是:符号位置1,其余数字部分求反,最后一位+1.
上述数据转换后如表1.
2.
7.
表1.
2.
7各真值转换后的原码、补码值真值原码补码真值原码补码+10000000100000001-81000100011111000-11000000111111111+190001001100010011+20000001000000010-191001001111101101-21000001011111110+750100101101001011+40000010000000100-561011100011001000-41000010011111100+370010010100100101+80000100000001000-4810110000110100002.
17十进制数0.
7109375转换成二进制数是(1),浮点数的阶码可用补码或移码表示,数的表示范围是(2);在浮点表示方法中(3)是隐含的,用8位补码表示整数-126的机器码算术右移一位后的结果是(4).
(1)A.
0.
1011001B.
0.
0100111C.
0.
1011011D.
0.
1010011(2)A.
二者相同B.
前者大于后者C.
前者小于后者D.
前者是后者2倍(3)A.
位数B.
基数C.
阶码D.
尾数(4)A.
10000001B.
01000001C.
11000001D.
11000010解:选择结果为:(1)C(2)A(3)B(4)C.
其中(4),补码在算术右移时应同符号位一起右移,符号位上保持原状.
2.
18将十进制数15/2及-0.
3125表示成二进制浮点规格化数(阶符1位,阶码2位,数符1位,尾数4位).
解:(1)15/2=111.
1B,表示成规格化数,若阶码与尾数均用原码表示,则它可被表示为0.
1111*2011;在机器中可写为01101111.
(2)-0.
3125=-0.
0101B,根据上述同样的假设,则被表示为1.
1010*2101,在机器中·41·可写为10111010.
2.
19某机器字长16位,请分别给出其用原码、反码、补码所能表示的数的范围.
解:它们所能表示的最大范围如表1.
2.
8.
表1.
2.
816位机器各种码表示的数的最大范围原码反码补码最大值215-1=32767215-1=32767215-1=32767最小值-(215-1)=-32767-(215-1)=-32767-215=32768补码的表示数的范围比其他两种表示范围大1.
2.
20在用表示的机器中,零的表示是唯一的.
A.
原码B.
反码C.
补码D.
阶码解:应选C.
[+0]补=0000…0[-0]补=1111…1+1=0000…0[+0]原=0000…0[-0]原=1000…0[+0]反=0000…0[-0]反=1111…12.
21某微型机的表数范围是:整型数:-32768~32767单精度实数:7位有效数字8.
43*10-37≤x≤3.
37*1038单精度实数:17位有效数字1.
47*10-39≤x≤1.
71*1038试给出这三种数的机内表示格式.
解:整型数要表示-32768~32767,需用16位字长补码表示.
其格式可表示为:符号位1位S,尾数位15位N,格式如下:150SN单精度实数是用浮点表示的,7位十进制有效数字相当于23位二进制有效数字(107=2n,n=7lg10/lg2)1038≈2256即阶码部分需要8位,其机器数的表示如下:数符1位S,阶码8位J,尾数23位N,并隐含首位为1,共32位,格式如下:313023220SJN双精度数也是用浮点表示的,与上面同样的道理,需要数符1位S,阶码11位J,尾数为52位N,共64位,格式如下:636252510SJN2.
22从下列叙述中,选出正确的句子:·51·(1)定点补码运算时,其符号位不参加运算.
(2)浮点运算可由阶码运算和尾数运算两部分联合实现.
(3)阶码部分在乘除运算时只进行加、减操作.
(4)尾数部分只进行乘法和除法运算.
(5)浮点数的正负由阶码的正负符号决定.
(6)在定点小数一位除法中,为了避免溢出,被除数的绝对值一定要小于除数的绝对值.
解:(2)(3)(6)是正确的.
在定点运算中,补码在运算中的一个优点是符号位可以直接参与运算,对符号不需要专门处理.
在除法运算中,规定除数不能为0,被除数绝对值一定要小于除数的绝对值,以防止溢出和错误的结果.
在浮点运算中,其运算过程由阶码和尾数两部分联合完成,乘除运算时尾数部分相乘除,进行规格化移位运算,而阶码部分只需做加、减运算.
2.
23用ASCII码位(7)表示字符5和7是(1);按对应的ASCII码值比较(2);二进制的十进制编码是(3).
(1)A.
1100101和1100111B.
10100011和01110111C.
1000101和1100011D.
0110101和0110111(2)A.
"a"比"b"大B.
"f"比"Q"大C.
空格比逗号大D.
"H"比"R"大(3)A.
BCD码B.
ASCII码C.
机内码D.
二进制码解:(1)选D.
(2)选B.
(3)选A.
2.
248421码用二进制求和时,当和超过时,需要进行修正.
解:在用8421码求和时,当和超过9时,需要加6进行修正.
例如5+6,利用8421码进行加时,应写为0101+0110,其正确的结果应为11,即00010001,但0101+0110=1011,不是正确的结果,应加6即0110进行修正,1011+0110=10001.
又如:8+9=17,用8421码进行加运算时,算式为1000+1001,其结果=10001,17的8421码为00010111,因此结果不正确,把10001加6修正10001+0110=10111,结果正确.
2.
25二进制浮点数补码表示为49AH,前4位阶码,后8位尾数,符号位均为1位,真值十进制数为.
解:把49AH展开后为010010011010,前4位为阶码0100,符号位为0,阶码真值为+4,后8位为尾数,符号位为1,假设尾数用原码表示,尾数的真值为-(2-1+2-2+2-5+2-6),此数的真值为-(2-1+2-2+2-5+2-6)*24=-12.
75.
2.
26汉字的外码、内码、字形库各有何用途解:(1)外码是提供给用户的一种输入汉字的编码,主要用来让用户方便地将汉字输入到计算机中;(2)内码是机器内部对汉字的一种编码形式,主要用于计算机对汉字的表示和处理,这·61·种编码是唯一的,即汉字与代码是一一对应的;(3)字形库是存储有字符、文字的样本格式,主要用于在屏幕上或打印机上输出各种字体.
2.
27声音信号经过怎样的处理才能被计算机接受解:声音信号先经过一定频率的采样,再用数值对其进行表示,即量化,转换成二进制代码,才能被计算机所接受.
2.
28指令系统中采用不同寻址方式的主要目的是.
A.
实现程序控制和快速查找存储器地址B.
可以直接访问主存和外存C.
缩短指令长度,扩大寻址空间,提高编程灵活性D.
降低指令译码难度解:选C.
对A,程序控制是由控制器中地址指示器来完成的,增加了寻址方式会减慢查找存储器地址的速度.
对B,无论有没有多种寻址方式,CPU均能直接访问主存,绝对不能直接访问外存.
对D,指令译码难度与操作数的个数、寻址方式及指令的长度有关,但寻址方式越多,译码就越复杂,因而不会降低译码的难度.
2.
29方式对实现程序浮动提供了支持.
A.
变址寻址B.
相对寻址C.
间接寻址D.
寄存器间接寻址解:B.
相对寻址中,操作数的地址与程序地址计数器的值有相对固定的偏移量,因此可实现程序的浮动.
2.
30变址寻址方式中,操作数的有效地址是(1),基址寻址方式中,操作数的有效地址是(2).
A.
基址寄存器内容加上形式地址(位移量)B.
程序计数器内容加上形式地址C.
变址寄存器内容加上形式地址解:(1)选C.
(2)选A.
2.
31某计算机指令格式如下:θλD其中,θ为操作码,代表如下一些操作:LDA:由存储器取数据到累加器A.
LDD:由累加器A送数据到存储器.
ADD:累加器内容与存储器内容相加,送结果到累加器.
λ为寻址方式,代表如下一些寻址方式:L:立即寻址方式.
·71·Z:直接寻址方式.
B:变址寻址方式.
J:间址寻址方式.
D为形式地址,变址寄存器内容为0005H.
今有程序:LDABJ0005HADDJB0006HADDL0007HLDDJ0008HADDZ0007HLDDB0006H请把计算机执行上述程序后存储器各单元的值填于表1.
2.
9中.
表1.
2.
9程序执行前存储器各单元的值地址程序执行前存储器单元内容程序执行后十六进制十进制0004H02H0005H03H0006H04H0007H05H0008H06H0009H07H000AH08H000BH09H000CH0AH000DH0BH000EH0CH000FH0DH解:执行第1条指令,寻址方式为变址间址方式,操作数地址=(变址寄存器+偏移地址)=(0005H+0005H)=(0AH)=08H.
把08H单元的内容取到累加器A中,即A存放了06H.
执行第2条指令,寻址方式为间址变址方式,操作数地址=(偏移地址)+(变址寄存器)=(0006H)+0005H=0004H+0005H=0009H,操作数则为09H单元的内容.
该指令把累加器A的内容与09H单元的内容相加得到和为0DH,并把结果存入累加器A中.
执行第3条指令,寻址方式为立即寻址,即指令中给出的就是操作数,该指令把累加器A的内容加上数0007H,得到和为14H,并把结果存入累加器A中.
执行第4条指令,寻址方式为间接寻址,指令中给出的偏移量是操作数地址的地址,即操作数地址=(0008H)=06H,该指令把累加器的内容传送到06H单元中,(06H)=14H.
执行第5条指令,寻址方式为直接寻址,指令中给出的是操作数的地址0007H,该指令把累加器A的内容与0007H单元的内容相加,得到和19H,并把结果存入累加器A中.
·81·执行第6条指令,寻址方式为变址寻址,操作数地址=(变址寄存器)+偏移量=0005H+0006H=000BH,该指令把累加器A的内容传送到000BH单元中,(000BH)=19H.
执行上述指令后,因只有两条指令涉及到存储器写操作,也就只有两个单元的内容有变化,最后结果见表1.
2.
10.
表1.
2.
10执行程序后的内存单元值的变化情况地址程序执行前存储单元内容程序执行后十六进制十进制0004H02H02H20005H03H03H30006H04H14H200007H05H05H50008H06H06H60009H07H07H7000AH08H08H8000BH09H19H25000CH0AH0AH10000DH0BH0BH11000EH0CH0CH12000FH0DH0DH132.
32在8086中,对于物理地址2014CH来说,如果段起始地址为20000H,则偏移量应为多少解:在8086中,物理地址=段起始地址+偏移量,因此偏移量=物理地址-段起始地址=2014CH-20000H=014CH.
2.
33在8086中,两个16位字1234H和5678H存放在20000H到20003H四个单元中,用图表示它们在存储器的存放情况.
解:在8086中,数据的存放规律是数的高位放在高地址单元中,数的低位放在低地址单元中,因此,1234H和5678H在存储器中存放的情况如图1.
2.
2所示.
2000H2001H2002H2003H34H12H78H56H图1.
2.
2两个数在存储器中存放情况示意图2.
34在8086中,SP的初值为2000H,AX=3000H,BX=5000H.
试问:(1)执行指令PUSHAX后,SP=(2)再执行指令PUSHBX及POPAX后,SP=,BX=请画出堆栈变化示意图.
解:(1)在8086中,堆栈的指针是向下生长的,即栈底地址是高地址,栈顶地址为低地址.
因此在数据压入堆栈后,栈顶指针减小,本指令压入的是16位二进制,SP=2000H-2=1FFE.
·91·(2)执行PUSHBX及POPAX后,栈顶指针先-2后+2,SP=1FFE,BX寄存器内容无变化,BX=5000H.
堆栈变化示意图如图1.
2.
3所示.
图1.
2.
3执行各指令后,堆栈变化示意图2.
35指出下列8086指令中有关转移地址的寻址方式.
(1)JMPWORDPTR[BX][SI](2)JMPSHORTSUB1(3)JMPDWORDPTR[BX+SI]解:(1)是段内间接转移,寻址方式为基址变址寻址方式.
PTR是属性操作码.
(2)段内直接短转移,寻址方式为存储器直接寻址方式.
(3)段间间接转移,寻址方式为基址变址寻址方式.
2.
36请按下面的要求写出相应的8086汇编指令序列:(1)将1234H送入DS中.
(2)将5678H与AX中的数相加,结果放在AX中.
(3)将DATAX和DATAY相加,其和放在DATAY中.
(4)将AX中的高4位变为全0.
(5)将AX中的低2位变为全1.
解:(1)8086中,对段寄存器进行赋值,不能直接把立即数传送到段寄存器,因此需要两条指令来完成对DS的数据传送.
指令序列如下:MOVAX,1234HMOVDS,AX(2)存储单元内容可以与寄存器内容相加,指令格式如下:ADDAX,[5678H](3)两个存储器单元的内容不能直接相加,故指令序列如下:MOVAX,DATAXADDDATAY,AX(4)给某位设置0,应当用逻辑指令中的与指令:ANDAX0FFFH(5)给某位设置1,应当用逻辑指令中的或指令:ORAX,0003H2.
37若(BX)=0379H,下面8086指令执行后,(BX)=(1)XORBX,0FF00H·02·(2)ANDBX,0FF00H(3)ORBX,0FF00H(4)XORBX,00FFH(5)ANDBX,00FFH(6)ORBX,00FFH解:(1)该指令把BX的内容与常量0FF00H异或,结果存入BX中.
异或运算过程如下:BX00000011011110010FF00H11111111000000001111110001111001执行指令后BX的值为1111110001111001=FC79,即只把BH内容取反.
(2)该指令把BX的内容与0FF00H逻辑与,结果存入BX中.
与过程如下:BX00000011011110010FF00H11111111000000000000001100000000执行指令后BX的值为0000001100000000=0300H,即把低8位清0,BH不变.
(3)该指令把BX的内容与0FF00H逻辑或,结果存入BX中,或过程如下:BX00000011011110010FF00H11111111000000001111111101111001执行指令后BX的值为1111111101111001,即把高8位置成了全1,低8位不变.
(4)该指令执行与(1)相似,结果为把BX的高8位不变,低8位取反,BX=0000001110000110=0386H.
(5)该指令与(2)相似,把BX的高8位清0,BL保持不变.
BX=0079H.
(6)该指令与(3)相似,把BX的低8位置为全1,高8位不变.
BX=03FFH.
2.
38从2000H单元开始,连续存放两个4字节有符号数,用8086编程实现第1个数减第2个数,并将差放在以3000H单元开始的4个存储单元中.
MOVAX,[2000H]把第1个数的低16位传送到AX中MOVDX,[2002H]把第1个数的高16位传送到DX中SUBAX,[2004H]把两个数的低16位相减,结果放入AXSBBDX,[2006H]把两个数的高16位相减,结果放入DX(采用带借位的减法)MOV[3000H],AX把差的低16位放入3000H开始的单元MOV[3002H],DX把差的高16位放入3002H开始的单元2.
39若(BX)=5555H,试写出执行完下列指令后BX中的内容.
MOVCL,5SHRBX,CL解:第1条指令把常数5传送到CL中,第2条指令是逻辑右移指令,把BX的内容逻辑右移CL给出的次数,即5次,BX结果为02AAH.
2.
40用8086移位和加法指令完成AX内容乘以10的操作.
解:假设AX存放的是无符号数,则可通过移位和加法指令实现AX的内容乘以10,算·12·法如下:AX*10=AX*2+AX*8,指令序列如下:SHLAX,1;AX*2MOVBX,AX;AX*2保存到BXSHLAX,1;AX*4SHLAX,1;AX*8ADDAX,BX;AX*102.
41在8086中,给定(BX)=362AH,(SI)=7B9CH,偏移量D=3C25H,试确定在以下各种寻址方式下的有效地址是什么(1)立即寻址.
(2)直接寻址.
(3)使用BX的寄存器寻址.
(4)使用BX的间接寻址.
(5)基址变址寻址.
(6)相对基址变址寻址.
解:(1)在立即寻址方式中,指令中给出的D就是操作数.
也可以说本条指令的地址就是操作数地址.
(2)在直接寻址方式中,指令中给出的D是操作数的有效地址,EA=3C25H.
(3)使用BX的寄存器直接寻址,有效地址就是指令中给出的寄存器号,即BX中放的是操作数.
EA=BX.
(4)使用BX的寄存器间接寻址,有效地址是寄存器中放的数据.
EA=(BX)=362AH.
(5)用基址变址寻址,有效地址EA=(BX)+(SI)=362AH+7B9C=B1C6H.
(6)相对基址寻址方式,有效地址EA=(BX)+(SI)+D=362AH+7B9C+3C25H=EDEBH.
2.
42根据以下要求写出相应的8086汇编指令:(1)把BX寄存器和DX寄存器的内容相加,结果存入寄存器DX中.
(2)用寄存器BX和SI的基址变址寻址方式把存储器中的字节与AL寄存器的内容相加,并把结果送到AL寄存器中.
(3)用寄存器BX和偏移量0BDH的寄存器相对寻址方式把存储器中的一个字和(CX)相加,并把结果送回存储器中.
(4)用偏移量为0524H的直接寻址把存储器中的一个字与数2A59H相加,并把结果送回该存储单元中.
(5)把数0B5H与AL相加,并把结果送回AL中.
解:(1)ADDDX,BX(2)ADDAL,[BX+SI+D](3)ADD[BX+0BD2H],CX(4)ADD[0524H],2A59H(5)ADDAL,0B5H·22·2.
43已知8086汇编程序段如下:MOVAX,1234HMOVCL,4ROLAX,CLDECAXMOVCX,4MULCXINT20H试问:(1)每条指令执行完后,AX寄存器的内容是什么(2)每条指令执行完后,进位、符号和零标志的值是什么(3)程序结束时,AX和DX的内容是什么解:(1)MOVAX,1234H(AX)=1234HMOVCL,4(AX)=1234HROLAX,CL(AX)=2341HDECAX(AX)=2340HMOVCX,4(AX)=2340HMULCX(AX)=8D0HINT20H第2、5、7条指令对AX没有操作,故不影响AX的值.
第1条指令把立即数1234H传送到AX中,AX的值就是1234H;第3条指令把AX的内容循环移位4次,AX的值为2341H,第4条指令把AX的值减1,AX的值为2340H,第6条指令把AX的值乘以4,AX的值变为8D00H.
(2)传送指令不影响标志位,第3条指令影响进位(CF)、溢出标志(OF),CF=0,OF=0;第4条指令不影响CF标志,本条指令执行完,CF保持原状,OF=0,零标志(ZF)也为0;第6条指令影响各标志位,由于DX=0,因此标志位CF=0,OF=0,ZF=0.
(3)程序结束时,AX的值为8D0H,DX的值为0000H.
2.
44下列8086程序设计的每条指令执行完后,AX寄存器及CF、SF、ZF和OF的内容是什么MOVAX,0DECAXADDAX,7FFFHADDAX,2NOTAXSUBAX,0FFFFHADDAX,8000HSUBAX,1ANDAX,58D1HSALAX,1SARAX,1NEGAX·32·RORAX,1解:指令执行后,AX、CF、SF、ZF和OF的内容见表1.
2.
11.
2.
45假设在8086中,(BX)=0E3H,变量VALUE中存放的内容为79H,确定下列各指令单独执行后的结果:(1)XORBX,VALUE(2)ANDBX,VALUE(3)ORBX,VALUE(4)XORBX,0FFH(5)ANDBX,0(6)TESTBX,01解:每条指令单独执行后的结果见表1.
2.
12.
表1.
2.
11AXCFSFZFOFAXCFSFZFOF00000FFFF1000FFFF000058D101007FFE1100B1A2000180000001D8D100007FFF0001272F1100800010019397110100001111表1.
2.
12每条指令执行后的结果指令序号指令功能执行后的结果指令1把BX内容与VALUE内容异或(BX)=9AH指令2把BX内容与VALUE内容相与(BX)=61H指令3把BX内容与VALUE内容相或(BX)=0FDH指令4把BX内容与常量0FFH异或(BX)=86H指令5把BX与常量0相异或(BX)=0指令6做测试,把BX与01H相与(BX)=0E3H只设置状态位2.
46对下面的数据块进行纵横奇校验,请指出哪些位出错.
其中,每行的最后一位为校验位,最后一行为校验行.
100110110001101011110100000111000000010011110101011111解:进行纵横奇校验,则若横向同一行中1的个数为奇数个,则认为该行数据无错;若纵向同一列中1的个数为奇数个,则认为该列数据无错.
奇校验有时无法确定哪一位错.
本组数据校验过程如下:·42·行向1的个数100110110500110101151101000003111000000301001111051010111117列向1的个数433333342.
在列向上有3处错,但行向无错,无法判定哪个位上的数据错,这3个错数是在同一行中.
2.
47设有16个有效信息位,如何为它设置海明校验位解:有效信息位I=16位,海明校验码的位数K应满足如下的条件:2K≥K+I+1,即2K≥K+17.
因此,校验码应当有5位(最少),加了校验位后,信息码的总长度为21位,I表示信息位,P表示校验位.
海明码校验位放在信息位的2N位置上,如下所示:212019181716151413121110987654321I16I15I14I13I12P5I11I10I9I8I7I6I5P4I4I3I2P3I1P2P1校验码的取值可通过校验分组得到,其过程如下:把有效信息码按其所在数据位进行分解,分解为2的整数次幂:I1位号=3=2+1,则I1参加P1,P2校验组I2位号=5=4+1,则I2参加P1,P3校验组I3位号=6=4+2,则I3参加P2,P3校验组I4位号=7=4+2+1,则I4参加P1,P2,P3校验组I5位号=9=8+1,则I5参加P1,P4校验I6位号=10=8+2,则I6参加P2,P4校验组I7位号=11=8+2+1,则I7参加P1,P2,P4校验组I8位号=12=8+4,则I8参加P3,P4校验组I9位号=13=8+4+1,则I9参加P1,P3,P4校验组I10位号=14=8+4+2,则I10参加P2,P3,P4校验组I11位号=15=8+4+2+1,则I11参加P1,P2,P3,P4校验组I12位号=17=16+1,则I12参加P1,P5校验组I13位号=18=16+2,则I13参加P2,P5校验组I14位号=19=16+2+1,则I14参加P1,P2,P5校验组I15位号=20=16+4,则I15参加P3,P5校验组I16位号=21=16+4+1,则I16参加P1,P3,P5校验组因此,参加P1校验组的有效信息位为I1,I2,I4,I5,I7,I9,I11,I12,I14,I16参加P2校验组的有效信息位为I1,I3,I4,I6,I7,I10,I11,I13,I14参加P3校验组的有效信息位为I2,I3,I4,I8,I9,I10,I11,I15,I16·52·参加P4校验组的有效信息位为I5,I6,I7,I8,I9,I10,I11参加P5校验组的有效信息位为I12,I13,I14,I15,I16P1=I1I2I4I5I7I9I11I12I14I16P2=I1I3I4I6I7I10I11I13I14P3=I2I3I4I8I9I10I11I15I16P4=I5I6I7I8I9I10I11P5=I12I13I14I15I162.
48若计算机准备传送的有效信息为1010110010001111,生成多项式为CRC12,请为其写出CRC码.
解:第1步:生成多项式为CRC12=X12+X11+X3+X2+X+1,也可写为CRC12=1100000001111,设校验码为K位,则K=12,信息位的多项式X=1010110010001111000000000000.
第2步:做模2除.
11001000100010001100000001111/10101100100011110000000000001100000001111110110011110111000000011110011001100101000000000000001100110010110000000000000110011001011011000000011110001100110010000000000000000110011001000000000000000011001100100000000000000001100110010000110000000111100011001111100000000000000001100111110000000000000000110011111000000000000000011001111100001100000001111000111111111000000000000000011111111100000000000000001111111110000000000000000111111111000得到的余数为111111111000,则其CRC码为1010110010001111111111111000.
·62·第3章存储系统3.
1说明存储器的存取时间与存取周期之间的联系与区别.
解:存取时间TA是指存储器从接收到CPU发来的读写信号和单元地址开始,到读出或写入数据所需的时间.
存取周期TW是指连续两次读写存储器所需的最小时间间隔.
存取时间和存取周期都是反映存储器存取速度的指标,存取周期大于存取时间.
在存储器进行读写操作时,由于存储元件本身的性能,做完一次存或取之后,不能马上进行另外的存或取,需要一段稳定和恢复时间.
存取周期就是存取时间加上存储单元的恢复稳定时间.

3.
2存储器的带宽有何物理意义存储器总线宽度为32位,存取周期为250ns,这个存储器带宽是多少解:存储器带宽的物理意义是指每秒钟访问的二进制位的数目,标明一个存储器在单位时间处理信息量的能力.
若总线宽度为32位,存储周期为250ns,则:存储器带宽=32Bit/250ns=32*109Bit/250s=128MBit/s3.
3ROM与RAM两者的差别是什么解:ROM、RAM都是主存储器的一部分,但它们有很多差别:(1)RAM是随机存取存储器,ROM是只读存取存储器;(2)RAM是易失性的,一旦掉电,则所有信息全部丢失,ROM是非易失性的,其信息可以长期保存,常用于存放一些固定用的数据和程序,比如计算机的自检程序、BIOS、BASIC解释程序、游戏卡中的游戏等.
3.
4指出下列存储器哪些是易失性的哪些是非易失性的哪些是读出破坏性的哪些是非读出破坏性的动态RAM,静态RAM,ROM,Cache,磁盘,光盘解:动态RAM、静态RAM、Cache是易失性的,ROM、磁盘、光盘是非易失性的.
动态RAM是读出破坏性的,其余均为非读出破坏性的.
3.
5存储系统的层次结构可以解决什么问题实现存储器层次结构的先决条件是什么用什么度量答:存储器层次结构可以提高计算机存储系统的性能/价格比,即在速度方面接近最高级的存储器,在容量和价格方面接近最低级的存储器.
实现存储器层次结构的先决条件是程序局部性,即存储器访问的局部性是实现存储器层次结构的基础.
其度量方法主要是存储系统的命中率,由高级存储器向低级存储器访问数据时,能够得到数据的概率.
3.
6某计算机系统字长为32位,主存以字节编址,试画出存储器中字地址和字节地址·72·的分配情况.
解:存储器中字地址和字节地址的分配情况如图1.
3.
1所示.
图1.
3.
1字、字节地址分配情况3.
7设计一个用64K*1位的芯片构成256K*16位的存储器,画出组织结构图.
解:(1)要用64K*1的芯片构造256K*16位的存储器,需要字、位同时扩展,共需芯片256/64*16/1=64片;(2)主存容量为256KB=218B,即共需地址线18根;(3)组织结构如图1.
3.
2所示.
其中,A0~A15用来选择片内地址,A16,A17做片选信号.
3.
82114是排列成64*64阵列的六管存储芯片,试问组成4K*16位的存储器,共需多少片2114画出逻辑框图.
解:Intel2114芯片一片的容量为1K*4B,采用双译码线路.
要组成4K*16位的存储器,需要2114芯片4K/1*16/4=16片.
片内地址需要10根地址线,用A0~A9;片选需要2位地址线,用A10~A11.
其组织结构如图1.
3.
3所示.
3.
9在3.
8题中,如果存储器以字节编址,CPU用一根控制线指明所寻址的是字还是字节.
试设计这根控制线的连接方法.
解:若以字节编址,则容量要扩大两倍,因此需要增加一根地址线A12,设CPU的控制信号为B,16片分为8组,每组的片选信号分别为CS1、CS2、CS3、CS4、CS5、CS6、CS7、CS8,则片选信号与A10、A11、A12、B有关.
其真值表如表1.
3.
1所示.
表1.
3.
1片选与地址信号和控制信号B的逻辑真值表A10A11A12BCS1CS2CS3CS4CS5CS6CS7CS8000011000000000110000000001101000000010000110000010100100000011100010000100000001100100100001000101100000100110000000011110100000010111100000001·82·图1.
3.
2256K*16位的存储器组织结构图·92·图1.
3.
34K*16位的存储器组织结构图其逻辑表达式如下:CS1=A10·A11·A12CS2=A10·A11·(A12⊙B)CS3=A10·A11·A12CS4=A10·A11·(A12⊙B)CS5=A10·A11·A12CS6=A10·A11·(A12⊙B)CS7=A10·A11·A12CS8=A10·A11·(A12⊙B)·03·其控制线路可用基本逻辑电路实现如图1.
3.
4所示.
图1.
3.
4字、字节地址控制线路3.
10设某机采用1K*4位动态RAM芯片(片内是64*64结构)组成16K*8位的存储器.
请回答:(1)设计该存储器共需几片RAM芯片(2)画出存储体组成框图解:(1)存储器共需16/1*8/4=32片(2)存储器组成框图如图1.
3.
5所示.
3.
11已知某8位机的主存采用半导体存储器,其地址码为18位,若使用4K*4位的静态RAM芯片组成该机所允许的最大主存空间,并选用模板块结构,问:(1)若每个模板块为32K*8位,共需几个模板块(2)每个模板内共有多少片RAM芯片(3)主存共需多少RAM芯片CPU如何选择各模板解:(1)该机的地址码为18位,字长8位,故该机的主存容量为218*1B=256KB,模板块为32K*8位,则需要256K/32K=8(块).
(2)每个模板块需要32/4*8/4=8*2=16片.
(3)主存共需16*8=128片.
CPU可用3位地址码选择8个模板块.
3.
12下面是关于存储器的描述,请选出正确的叙述:(正确用表示,不正确用*表示).
(1)CPU访问存储器的时间是由存储体的容量决定的,存储容量越大,访问存储器所需的时间就越长;(2)因为动态存储器是破坏性读出,必须不断地刷新;(3)随机半导体存储器(RAM)中的任何一个单元都可以随时访问;(4)固定存储器(ROM)中的任何一个单元不能随机访问;(5)一般情况下,ROM和RAM在存储体中是统一编址的;(6)由于半导体存储器加电后才能存储数据,断电后数据就丢失了,因此,用EPROM·13·图1.
3.
5存储体组成框图做的存储器,加电后必须重写原来的内容.
解:(1)*.
主存是随机存储器,CPU访问任何单元的时间都是相同的,同容量的大小没有关系.
(2)*.
刷新不仅仅是因为存储器是破坏性读出,还在于动态存储器在存储数据时,存储器不做任何操作时,电荷也会泄漏,为保证数据的正确性,必须使数据周期性地再生,即刷新.
(3).
(4)*.
ROM只是把信息固定地存放在存储器中,而访问存储器仍然是随机的.
(5).
在计算机设计中,往往把RAM和ROM的整体作主存,因此,RAM和ROM一般是统一编址的.
(6)*.
EPROM是只读存储器,与半导体随机存储器制作工艺不同,不会因掉电丢失数据.
3.
13某计算机的存储容量是64KB,若按字节寻址,则寻址的范围为(1),需要地址线·23·(2)根,数据线(3)根;若字长为32位,按字编址,寻址的范围(4).
(1)A.
64KB.
32KC.
16KD.
8K(2)A.
64B.
16C.
8D.
6(3)A.
32B.
16C.
8D.
4(4)A.
64KB.
32KC.
16KD.
8K解:(1)A.
计算机的存储容量为64KB,按字节寻址,其范围就是主存的容量.
(2)B.
64KB需要216个状态来表示,即需16根地址线.
(3)C.
按字节寻址,每个数据的长度为8位,因此需要8根数据线.
(4)C.
字长32位,按字寻址,每个数据的长度为32位,主存的总容量为64KB,则共有单元个数为64K/4=16K.
3.
14某存储器容量4KB,其中,ROM2KB,选用EPROM2K*8/片;RAM2KB,选用芯片RAM1K*8/片;地址线A15~A0.
写出全部片选信号的逻辑式.
解:根据要求ROM的容量为2KB,故只需1片EPROM;而RAM的容量为2KB,故需RAM芯片2片.
对于ROM片内地址为11位,用了地址线的A10~A0这11根地址线;RAM片内地址为10位,用了地址线的A9~A010根地址线.
主存中有3片芯片,至少需要2位地址信号加以区别,按其总容量需要12根地址线,可以考虑用1根地址线A11作为区别EPROM和RAM的片选信号,对于2片RAM芯片可利用A10来区别其片选信号.
由此,可得到如下的逻辑式:EPROMCS0=A11RAMCS1=A11A10CS2=A11A103.
15请画出八体交叉主存系统中的编址方式.
解:在多体交叉主存系统中可以采用两种编址方式:低位交叉和高位交叉.
其编址方式如图1.
3.
6所示.
图1.
3.
6(1)低位交叉编址:其中低3位为体号.
(2)高位交叉编址:其中高3位为体号.
·33·3.
16在八体交叉主存系统中,若每体并行读出两个字,每字长两个字节,主存周期为T,求该存储器的最大带宽.
解:存储器带宽是指单位时间内能读出的二进制位数.
若每体能并行读出2个字,八体交叉存储器在1个周期内最多可读出16个字,每个字长为2个字节,即16bit,则此存储器的带宽=16*16bit/T=256bit/T.
3.
17已知某程序中一条指令的逻辑地址为01FE0H,该系统使用页式虚拟存储器,页面大小1KB,该程序的页表起始地址为0011B;下列内存单元末4位的内容如表1.
3.
2所示.
请指出该指令的实地址码.
表1.
3.
2内存单元末4位内容地址末4位内容007H0001300H0011307H1100解:在页式存储器管理中,为每个程序建立一张页表,记录虚页在主存中对应的实页号.
程序中给出的地址是虚地址,要转换成实地址,必须通过查找该程序对应的页表,方可知对应的实页号.
具体的转换过程如下:虚地址=01FE0H=000001111111100000B,页面大小为1K,故页内地址为10位,虚地址的低10位为页内地址=1111100000,虚地址的剩余位则为虚页号,其页表地址为页表起始地址与虚页号的连接=001100000111=307H,在内存单元307H中存放的字节中,后4位就是对应的实页号,这条指令对应的实地址就是实页号与页内地址的连接=11001111100000=33E0H.
3.
18设主存储器容量为4MB,虚拟存储器容量为1GB(1*109B),则虚拟地址和物理地址各为多少位根据寻址方式计算出来的有效地址是虚拟地址还是物理地址解:虚拟存储容量=1G=1*109B≈230B,因此虚地址需要30位;主存容量=4MB=4*106B≈4*220B=222B,因此实地址需要22位.
程序中寻址方式计算出的有效地址是虚地址.
3.
19假设可供用户程序使用的主存容量为100KB,而某用户的程序和数据所占的主存容量超过100KB,但小于逻辑地址所表示的范围,请问具有虚拟存储器与不具有虚拟存储器对用户有何影响解:如果无虚拟存储器,用户就要对程序进行准确分段,并要考虑哪段存放在主存,哪段放在辅存,何时从辅存调入主存,何时从主存调入辅存,主存空间如何分配,地址如何编写等,用户编程负担很重.
如有虚拟存储器,用户就可不考虑上述问题,编程任务变得简化.
3.
20在上题中,如果页面大小为4KB,页表长度为多少解:若页面大小为4KB,则主存容量100KB可分为25页,页表长度应当有25个字.
3.
21术语:存储元、存储单元、存储体、存储单元地址,有何联系区别解:存储元:存储1位二进制信息的基本单元电路.
存储单元:由若干存储元组成,用来存放多位二进制信息,具有独立地址,可以独立访问.
·43·存储体:是存储单元的集合,它由许多存储单元组成,用来存储大量的数据和程序.
存储器单元地址:现代计算机存储器的访问还是基于地址的,为此要为每个存储单元设置一个线性地址,信息按地址存入或取出.
计算机在存取数据时,以存储单元为单位进行存取.
机器的所有存储单元长度相同,一般由8的整数倍个存储元构成.
同一单元的存储元必须并行工作,同时读出、写入.
由许多存储单元构成了一台机器的存储体.
由于每个存储单元在存储体中的地位平等,为区别不同单元,给每个存储单元赋予地址,都有一条唯一的地址线与存储单元地址编码对应.
3.
22在虚拟存储器中,术语物理空间和逻辑空间有何联系和区别解:物理空间:实际地址对应的空间,也称"实存空间";逻辑空间:程序员编程时可用的虚地址对应的地址空间,也称"虚存空间".
一般情况下,逻辑空间远远大于物理空间.
物理空间是在运行程序时,计算机能提供的真正的主存空间;逻辑空间则是用户编程时可以运用的虚拟空间,程序运行时,必须把逻辑空间映射到物理空间.
3.
23从下列有关存储器的描述中,请选出正确的答案.
(1)多体交叉存储器主要解决扩充容量问题.
(2)在计算机中,存储器是数据传送的中心,但访问存储器的请求是由CPU或I/O发出的.
(3)在CPU中通常都设置若干个寄存器,这些寄存器与主存统一编址.
访问这些寄存器的指令格式与访问存储器是相同的.
(4)Cache与主存统一编址,即主存空间的某一部分属于Cache.
(5)机器刚加电时,Cache无内容,在程序运行过程中CPU初次访问存储器某单元时,信息由存储器向CPU传送的同时传送到Cache;当再次访问该单元时即可从Cache取得信息(假设没有被替换).
(6)在虚拟存储器中,辅助存储器与主存储器以相同的方式工作,因此允许程序员用比主存空间大得多的辅存空间编程.
(7)Cache的功能全由硬件实现.
(8)在虚拟存储器中,逻辑地址转换成物理地址是由硬件实现的,仅在页面失效时才由操作系统将被访问页面从辅存调到主存,必要时还要先把被淘汰的页面内容写入辅存.
(9)内存与外存都能直接向CPU提供数据.
解:(2)、(5)、(7)正确,其余是错误的.
(1)多体交叉存储主要是为了提高存取速度,增加存储器带宽.
(3)机器中的寄存器常常是独立编址的,因此访问寄存器的指令格式与访问存储器的指令格式不同.
(4)Cache是单独编址的,它不是主存的一部分,比主存的存取速度要快一个数量级.
(6)在虚拟存储器中,之所以允许程序员用比主存空间大得多的辅助空间编程,并不是因为辅助存储器与主存的工作方式相同,而是因为在主存与辅存之间加了一级存储管理机制,由机器自动进行主辅存信息的调度.
(8)在虚拟存储器中,主要通过存储管理软件来进行虚实地址的转换.
(9)外存不能直接向CPU提供数据,CPU需要数据时,向主存发出请求,若主存中无此数据,由存储管理软件从辅存中调入,然后再提供给CPU.
·53·3.
24使用高速缓冲存储器是为了解决问题,存储管理主要由实现.
使用虚拟存储器是为了解决问题,存储管理主要由实现.
后者在执行程序时,必须把映射到主存储器的空间上,这个过程称为.
解:速度、硬件、容量、软件、逻辑地址、物理、虚实地址的转换.
3.
25选择填空(1)Cache存储器的内容应与主存储器的相应单元的内容.
A.
保持一致B.
可以不一致C.
无关(2)Cache存储器的速度应比从主存储器取数据速度.
A.
快B.
稍快C.
相等D.
慢(3)Cache存储器的内容是由调入的.
A.
操作系统B.
执行程序时逐步(调入的)C.
指令系统设置的专用指令(4)虚拟存储器的逻辑地址位数比物理地址.
A.
多B.
相等C.
少解:(1)A(2)A(3)B(4)A(1)Cache中实际上是主存的一个副本,因此其内容必须与主存相应的内容保持一致.
(2)Cache的作用就是为了提高存取速度,肯定要比主存速度快.
(3)Cache中的内容的调入调出是由硬件实现的,在程序执行时逐步调入.
(4)使用虚拟存储器就是要为程序员提供比物理空间大得多的虚拟编程空间,因此虚拟存储器的逻辑地址位数要比物理地址多.
3.
26、和组成三级存储系统,分级的目的是为了.
解:Cache、主存储器、虚拟存储器、提高存储器的性能价格比.
3.
27Cache与虚拟存储器在原理和功能方面有何相同和不同之处解:Cache与虚拟存储器在原理和功能方面存在相似之处,但有重要差别.
相同之处:都利用了程序局部性原理,把程序划分为许多信息块,运行时能自动地把信息块从慢速存储器向快速存储器调度,信息块的调度都采用一定的替换策略以提高继续运行时的命中率.
它们采用的地址变换、地址映象方式和替换算法是相同的.
不同之处:Cache用于弥补主存与CPU之间的速度差异,而虚拟存储器则用来弥补主存容量的不足;Cache每次传送的信息块是定长的,且只有几十字节.
虚拟存储器的信息块可以是定长的(页),也可以是不定长的(段),长度也比较大.
CPU可直接访问Cache,但不能直接访问辅存.
Cache与主存信息交换的过程全部由硬件实现,主存与辅存的信息交换则通过辅助硬件与存储管理软件来完成.
3.
28能不能把Cache的容量扩大,然后取代现在的主存解:从理论上讲,是可以取代的,但在实际应用时有如下两方面的问题:(1)存储器的性能价格比下降,用Cache代替主存,主存价格增长幅度大,在速度上比带Cache的存储器提高不了多少.
(2)用Cache做主存,则主存与辅存的速度差距加大,在信息调入调出时,需要更多的额外开销,因此,从现实而言,难以用Cache取代主存.
3.
29欲将10011101写入磁表面存储器中:·63·(1)分别画出归零制、不归零制、调相制、调频制的写入电流波形.
(2)改进不归零制(NRZI)的记录原则是见"1"就翻,即当记录"1"时写电流要改变方向;记录"0"时不改变方向.
画出它的电流波形.
(3)改进调频制(MFM)与调频制方式区别在于:FM在信息元交界处写电流总要改变一次方向;而MFM仅当连续记录两个"0"时,信息交界处翻转一次;其他情况不翻转.
画出MFM的写电流波形.
解:各种不同方式写入电流的波形图如图1.
3.
7所示.
图1.
3.
7写入电流波形3.
30查找资料,说明3.
5英寸软盘的磁道记录ISO格式,并与5.
25英寸软盘的IBM格式进行比较.
解:图1.
3.
8(a)是5.
25英寸软盘的ISO格式,它与IBM格式(图1.
3.
8(b))的磁道扇段不同,每个磁道分为15、9、4扇段;首部容量增加了间隙0(GAP0)、同步字段(SYSN)及索引标记;尾部间隙4(GAP4)字节数也有所增加.
扇区内的排列方式与IBM型相同.
ISO格式可以把扇区向磁道前端移动相应位置,尾部获得更多空间,比IBM格式灵活.
图1.
3.
8(c)是3.
5英寸软盘的磁道记录ISO格式,与5.
25英寸软盘的ISO格式基本相同.
但由于3.
5英寸软盘的盘径减小.
每道记录长度缩短,因此,磁道上的一些标记和间隙被简化或缩短.
图中的GAP1是索引间隙,表示该磁道的开始;GAP2是标志符间隙,把每个扇段内的标志段与数据段隔开;GAP3是数据块间隙,位于每个扇段的数据块之后,把两个数据块隔开;GAP4是道间隙,位于最末扇段的GAP3之后,用于区别不同的磁道.
3.
31磁盘上的磁道是1,在磁盘存储器中查找时间是2,活动头磁盘存储器的平均存取时间是指3,磁道长短不同,其所存储的数据量4.
(1)A.
记录密度不同的同心圆B.
记录密度相同的同心圆C.
阿基米德螺线·73·(a)5.
25英寸软盘的磁道记录ISO格式(b)5.
25英寸软盘的磁道记录IBM格式·83·图1.
3.
8(2)A.
磁头移动到要找的磁道时间B.
在磁道上找到扇区的时间C.
在扇区中找到数据块的时间(3)A.
平均找道时间B.
平均找道时间+平均等待时间C.
平均等待时间(4)A.
相同B.
长的容量大C.
短的容量大解:(1)A(2)A(3)B(4)A(1)磁盘上的磁道和唱盘不同,是一圈圈的同心圆,磁盘上的每个磁道容量相同.
因此,每条磁道上的密度不同.
(2)在磁盘上存取数据时,地址由两部分组成:磁道和扇区.
把磁头移动到要找的磁道的时间称为查找时间,找到磁道后把要找的扇区转到磁头下所需的时间称为等待时间.
(3)由(2)可知,要查找一个磁盘地址需要有两个时间:查找时间和等待时间.
这两个时间不能唯一地确定,与磁头上次的位置和磁盘上次旋转的位置有关,因此其存取时间只能用平均查找时间与平均等待时间的和来计量.
(4)见(1).
3.
32对活动头磁盘来讲,磁盘地址是由、和组成的,每个区存储一个.
沿盘半径方向的磁道数称为,而磁道单位长度上记录的二进制代码的位数称为,两者总称为.
解:记录面号(磁头号)、磁道号(柱面号)、扇区号、记录块、道密度、位密度、存储密度.
3.
33某磁盘组有4个盘片,5个记录面.
每个记录面的内磁道直径为22cm,外磁道直径为33cm,最大位密度为1600位/cm,道密度为80道/cm,转速为3600r/min.
求:(1)磁盘组的总存储容量是多少位(非格式化容量)(2)最大数据传输率是每秒多少字节(3)请提供一个表示磁盘信息地址的方案.
解:(1)总容量=每面容量*记录面数每面容量=某一磁道容量*磁道数某磁道容量=磁道长*本道位密度,在本题中给出了最大位密度,即最内磁道的密度,并给出了内径,因此可计算出最内磁道的容量=1600位/cm*22cm*3.
14=110528B/道·93·磁道数=排列磁道的半径长*道密度=(33-22)cm/2*80道/cm=400道最后得该磁盘组的容量=110528B/道*400道*5=221056000B(2)最大数据传输率=转速*某柱面的容量=3600r/60s*5*某磁道容量=331586400B/s(3)磁盘地址可参照3.
32题,由磁盘面、柱面号、扇区号构成,扇区中又以数据块进行组织.
由上述计算看出:盘面有5个,需3位,柱面有400个,需9位,扇区一般为9个,需要4位地址,磁盘地址共由18位二进制构成.
3.
34某磁盘存储器转速为3000转/分,共有4个记录面,每毫米5道,每道记录信息为12288字节,最小磁道直径为230mm,共有275道.
请回答:(1)该磁盘存储器的容量是多少(2)磁盘数据传输率是多少(3)平均等待时间是多少解:(1)磁盘容量=4*12288B/道*275道=13516800B(2)传输率=3000转/60s*12288=614400B/s(3)平均等待时间=1/2*转速=1/(2*3000/60)=0.
01s=10ms3.
35已知某软盘及驱动器的规格为:单面,77道,4条控制磁道,73条数据磁道,每磁道26个扇区,128B/扇区,转速为360r/min,平均旋转等待时间:83ms,平均查找时间为17ms,数据传输率为256Kbit/s.
问:(1)一张软盘的数据存储容量约为1字节;(2)若把平均访问时间定为"平均查找时间+平均等待时间+1个扇区数据的传送时间",则此软盘每个扇区的平均访问时间是2ms.
可供选择的答案:(1)A.
128KB.
237KC.
250KD.
47KE.
512K(2)A.
100B.
104C.
128D.
600E.
612解:(1)B(2)B(1)数据的存储容量=数据磁道数*每磁道扇区数*每扇区的字节数=73*26*128/1024=237K(2)对每个扇区的平均访问时间=平均查找时间+平均等待时间+1个扇区数据的传送时间.
前两个已在题中给出,只需计算1个扇区数据的传送时间.
在题目中已知数据传输率是256Kbit/s,一个扇区有128B,即128*8bit,则一个扇区数据传送时间=128*8/256*1024=0.
0039s=3.
9ms≈4ms,每个扇区的平均访问时间=83+17+4=104ms.
3.
36某磁盘存储器的转速为3000r/min,共4个盘面,道密度5道/英寸,每道记录信息为12288字节,最小磁道直径为230mm,共有275道.
求:(1)该磁盘存储器的容量(2)最高位密度和最低位密度(3)磁盘的数据传输率·04·(4)平均等待时间解:(1)磁盘容量=275道*12288B/道*4=3516800B(2)最高位密度=12288B/道/最短磁道长度=12288B/道/(3.
14*230mm/道)=17B/mm(3)最低位密度=12288B/道/最长磁道长度=12288B/道/(3.
14*(275*25.
4/5-230/2))mm/道=3.
11B/mm(4)数据传输率=12288B/道*3000r/60s=614400B/s(5)平均等待时间=60/(2*3000)=10ms3.
37IBMPC/XT采用的5.
25英寸双面磁盘,每面40磁道,每道9扇区,每扇区存储512个字节.
试求其格式化容量.
解:格式化容量=2*40*9*512=368640B=360KB·14·第4章处理器技术4.
1有一主频为25MHz的微处理器,平均每条指令的执行时间为两个机器周期,每个机器周期由两个时钟脉冲组成.
(1)假定存储器为"0"等待,请计算机器速度(每秒钟执行的机器指令条数).
(2)假如存储器速度较慢,每两个机器周期中有一个访问存储器周期,需插入两个时钟的等待时间,请计算机器速度.
解:(1)存储器"0"等待是假设在访问存储器时,存储周期=机器周期,此时,机器周期=主振周期*2(一个机器周期由两个时钟脉冲组成)=2/25MHz≈0.
04*2μs=0.
08μs指令周期=2*机器周期=0.
16μs机器平均速度=1/0.
16≈6.
25MIPS(2)若每两个机器周期有一个是访存,则需要插入两个时钟的等待时间.
指令周期=0.
16μs+0.
08μs=0.
24μs机器的平均速度=1/0.
24≈4.
2MIPS4.
2控制器有哪几种控制方式各有什么特点解:控制器有三种控制方式:同步控制、异步控制和联合控制.
同步控制方式是指任何指令的运行或指令中每个微操作的执行,都由确定的具有基准时标的时序信号所控制.
时序信号的结束就意味着安排的工作已经结束.
同步控制要求知道每一个微操作序列的长度和微操作的时间,控制线路集中并且简单.
异步控制不仅考虑微操作序列的长短,还要考虑每个微操作的繁简,微操作的时序是由专用的应答线路控制的,即控制器发出某一微操作控制信号后,等待执行部件完成该操作后发回的"回答"或"终了"信号,才开始下一个微操作.
控制线路分散并且复杂.
联合控制方式是以上两种方式的结合,对不同指令对应的不同的微操作序列及其中的每个微操作实行部分统一、部分区别对待的方法.
把各种指令的不同微操作序列中那些可以公用的部分安排在一个具有固定周期节拍和严格时钟同步的时序信号下执行;把难于公用的微操作,用异步控制,通过应答方式与公用部分连接起来.
4.
3试说明机器指令和微指令的关系.
解:一条机器指令在执行时,需要计算机做很多微操作.
在微操作控制器中,一条机器指令需要由一组微指令组成的微程序来完成.
因此一条指令对应多条微指令,而一条微指令可为多个机器指令服务.
4.
4微程序控制器中机器指令与微指令的关系是.
A.
每一条机器指令由一条微指令来执行·24·B.
每一条机器指令由一段用微指令编成的微程序来解释执行C.
一段机器指令组成的程序可由一条微指令来执行D.
一条微指令由若干条机器指令组成解:选B.
原因参见上题答案.
4.
5微程序控制器主要由A、B、C三大部分组成,其中A是只读型存储器,它用来存放D(请正确填空).
解:A为控制存储器,B为微指令寄存器,C为微地址形成及译码部件,D为微程序.
4.
6设某一模型机能执行如表1.
4.
1中7条单地址指令和零地址指令,用微程序方法设计其操作控制器,并画出该模型机的微程序控制器的逻辑框图.
表1.
4.
1模型机的指令系统指令助记符操作描述与说明LDAx(x)→AC;把存储单元x的内容送至累加器STAx(AC)→x;把累加器内容送至存储单元xADDx(AC)+(x)→AC;补码加法ANDx(AC)∧(x)→AC;逻辑与JMPx(x)→PC;无条件转移JMPZx如果AC=0则(x)→PC;条件转移COM(AC→AC);累加器取反解:第一步,设计其指令操作的流程图,如图1.
4.
1所示.
图1.
4.
1模拟机指令操作流程图第二步,综合各种微操作,由上步可知,共需14种微操作,见表1.
4.
2.
·34·表1.
4.
2微操作表1PC→AR2RD3PC+1→PC4DR(OP)→IR5DR(OP)→MPC6DR→AC7AC→DR8WEM9AC+DR→AC10AC∧AR→AC11AC→AC12DR(ADR)→PC13无操作14DR(ADR)→AR第三步,设计微指令格式.
由于微操作数目不多,为简便起见,我们采用水平指令格式,后继微指令地址由指令中给出.
根据微操作个数和微指令的条数,指令长度为14+4=18位长.
对上述微操作设计后,形成微程序(见表1.
4.
3).
表1.
4.
37条指令的微程序机器指令微程序入口地址微指令地址(八进制)状态条件微指令码(八进制)命令字段后继地址所执行操作003000001PC→AR,RD010400002PC+1→PC020200003DR(OP)→IR0301001DR(OP)→MPC,DR(ADR)→ARLDA041000013RDSTA050020014AC→DRADD061000015RDAND071000016RDJMP100000400DR(ADR)→PCJMPZ11CZ=00000400DR(ADR)→PCCZ≠00000200无操作COM120001000AC→AC130040000DR→AC140010000WEM150004000AC+DR→AC160002000AC∧DR→AC最后微程序控制器的逻辑结构图如图1.
4.
2所示.
4.
7数据通路如图1.
4.
3所示.
其中:MAR为存储器地址寄存器,MDR为存储器数据寄存器,MM为主存储器,R0,…,R3为通用寄存器,Y、Z为暂存器,IP为指令地址寄存器,IR为指令寄存器,ID为指令译码器.
现欲取出并执行加法指令ADD(R1),R2,其中:目的寻址方式为寄存器间接寻址方式,源寻址方式为寄存器寻址方式.
请用寄存器级传送形式设计其分步流程.
解:其分步流程如下:MAR←PC,READIR←MDRIP←IP+1MAR←R1,READY←MDR·44·Z←Y+R2MDR←Z,WRITE图1.
4.
2模拟机微程序控制器逻辑结构图图1.
4.
3某模拟机的数据通路4.
8在图1.
4.
4中如果控制信号全部由微指令提供,微指令字采用分段直接编译法.
试问:(1)分段的原则是什么·54·(2)该部分应安排几个字段图中的全部控制信号应安排在哪几个字段中解:(1)分段的原则是:互斥的(即不可能同时出现的)微命令放在同一字段内,相容的(即在某一时刻可以同时出现的)微命令放在不同的字段内.
(2)共安排7个字段.
1、2、3三个信号不可能同时出现,4、5、6三个信号不可能同时出现,S0、S1、S2、S3四个信号不可能同时出现,7、8、9三个信号不可能同时出现,CPR1、CPR2、CPR3不可能同时出现,把不可能同时出现的信号安排在同一字段中:1、2、3在一个字段内;4、5、6在一个字段内;7、8、9在一个字段内;CPR1、CPR2、CPR3在一个字段内;S0、S1、S2、S3在一个字段内;M、C0各放一个字段内.
图1.
4.
4运算器中的控制信号图4.
9CPU采用同步控制方式时,控制器常采用、和三级时序.
解:周期、节拍、脉冲4.
10指令周期是,它包括若干,后者通常与有关.
解:CPU从主存取出一条指令并执行该指令的时间、机器周期和时钟周期.
4.
11微指令格式可分为型和型两类,其中型微指令用较长的微程序结构换取较短的微指令结构.
解:垂直、水平、垂直.
4.
12从供选择的答案中选出正确答案填入空内.
在计算机中存放指令地址的叫A,在取指令之前,首先把A的内容送到B,然后由CPU发读命令,把指令从B所指定的内存单元中取出,送到CPU的C;在执行D类指令或E类操作时A必须有接受新地址功能.
供选答案:(1)指令(2)累加器(3)通用寄存器(4)变址寄存器(5)程序计数器(6)状态寄存器(7)内存地址寄存器(8)数据寄存器(9)转移(10)控制(11)算术(12)中断(13)DMA(14)I/O解:A(5)B(7)C(8)D(9)E(12)4.
13试述微程序控制器工作原理,画出框图.
解:微程序控制器框图如图1.
4.
5所示.
在执行一条机器指令时,每条机器指令都可分为两大步:取指和执行,微程序控制也分为两段.
在取指阶段,微操作控制器把取指微程序的首地址送微地址寄存器中,到相应的控制存储器中取出一条微指令送到微指令寄存器中,微指令的微操作码字段发出各种微命令,由微地址码段指出下条微指令的地址,一直重复取微指令,执行微指令到取出该条机器指令为止.
根据取出指令的译码情况,形成该机器指令执行阶段的微程序首地址并送微地址寄存·64·图1.
4.
5微程序控制器原理框图器,从控制存储器中读出相应的微指令送微指令寄存器,由此产生各种微命令,并由微地址码给出下一条微指令地址,重复取微指令、执行微指令的操作,直到把微程序中的微指令执行完,又返回下一条机器指令的取指阶段.
4.
14在高速计算机中,广泛采用流水线技术.
例如,可以将指令执行分成取指令、分析指令和执行指令3个阶段,不同的指令的不同阶段可以(1)执行;各阶段的执行时间最好(2);否则在流水线运行时,每个阶段的执行时间应取(3).
可供选择的答案:(1)A.
顺序B.
重叠C.
循环D.
并行(2)A.
为0B.
为1个周期C.
相等D.
不等(3)A.
3个执行阶段时间之和B.
3个阶段执行时间的平均值C.
3个阶段执行时间的最小值D.
3个阶段执行时间的最大值解:(1)D(2)C(3)D4.
15假设一条指令按取指、分析和执行三步解释执行,每步相应的时间分别为T取、T分、T执,分别计算下列几种情况下执行完100条指令所需的时间:(1)顺序方式(2)仅(K+1)取指与K执行重叠(3)仅(K+2)取指、(K+1)分析、K执行重叠若T取=T分=2,T执=1计算上述结果.
若T取=T执=5,T分=2再计算上述结果.
解:(1)顺序方式下执行100条指令需要:100*(T取+T分+T执).
·74·(2)K执行与K+1取指重叠,如图1.
4.
6(a)所示,100条指令需要:1*(T取+T分+T执)+99*(T分+MAX(T执,T取))(3)K执行、K+1分析和K+2取指重叠,则如图1.
4.
6(b)所示,执行100条指令需要:T取+MAX(T分,T取)+98*MAX(T执,T分,T取)+MAX(T执,T分)+T执(a)K指令的执行与K+1指令的取指相重叠时,指令执行的情况(b)K指令的执行与K+1指令的分析及K+2指令的取指相重叠时,指令执行的情况图1.
4.
6若:T取=T分=2,T执=1则:顺序方式=100*5=5001次重叠方式=5+99*(2+2)=4012次重叠方式=99*2+2+2+2+2=204若:T取=T执=5,T分=2则:顺序方式=100*12=12001次重叠方式=12+99*(2+5)=6422次重叠方式=99*5+5+5+5+5=5104.
16一次重叠与流水有何区别·84·解:一次重叠和流水在概念上密切相关,其主要区别在于一次重叠把一条指令解释的过程分解为两个过程,而流水则把指令的解释分解为更多的子过程;一次重叠可同时解释两条指令,而流水则可解释多条指令;一次重叠是流水的特例.
4.
17从下列有关RISC的描述中,选择正确的描述.
(1)RISC技术是一种返璞归真的技术,经过指令系统不断复杂化的进程,使指令系统又恢复到原来简单指令系统.
(2)RISC的指令系统是从复杂指令系统中挑选出的一些指令的集合.
(3)RISC单周期执行的目标是使在采用流水线结构的计算机中,大体上每个机器周期能完成一条指令,而不是每条指令只需一个机器周期就能完成.
(4)RISC的指令很短,以保证每个机器周期能完成一条指令.
(5)RISC需要采用编译优化技术来减少程序运行时间.
(6)RISC采用延迟转移的办法来缓解转移指令所造成的流水线组织阻塞的情况.

(7)由RISC的发展趋势可以得出一个结论:计算机的指令系统越简单越好.
解:(4)、(5)、(6)正确,其余错误.
4.
18向量流水处理机与阵列处理机在技术上有何异同解:向量流水处理机主要采用的是时间重叠技术,把处理过程分成多个段,使所做的处理能在一套硬件设备的各个部分分时使用,以提高硬件的利用率而赢得高速度.
阵列处理机则采用的是资源重复技术,把处理过程分成多个任务,分别提交给不同的部件执行,从而提高处理速度.
向量流水处理机与阵列处理机都是开发操作级并行性的处理机结构,都是并行处理机.
·94·第5章输入输出系统5.
1计算机外部设备分为哪几类解:外部设备的分类较复杂,可从不同的角度分为不同的类别.
(1)从使用的角度把外部设备可分为如下三类:人—机交互设备、机—机通信设备和计算机信息的驻在设备.
(2)从与CPU的关系角度可把外部设备分为:输入设备、输出设备、拾取设备和输入输出设备.
5.
2用于人—机交互的计算机外部设备的发展经过了哪几个阶段今后的发展趋势是什么解:人—机交互的计算机外部设备的发展经历了符号界面、图形界面、多媒体界面技术、虚拟现实技术.
其今后的发展方向是向更接近于人的自然交互界面发展,比如具有视觉、听觉和语音能力的外部设备.
5.
3什么叫绿色计算机它有哪些要求解:绿色计算机是指不会对人类及其生存环境造成不良影响的计算机.
它主要要求:(1)要节能,主要是计算机本身的耗电量要降低;(2)低污染,在生产、包装过程中尽量使用无毒、可再生材料,打印机噪声降到最小,电磁辐射要符合环保标准;(3)易回收,生产、运输、使用等各过程使用的材料应容易销毁或回收;(4)符合人体工程学,各种设备外形符合人体健康标准.
5.
4如果认为CPU等待设备的状态信号是处于非工作状态(即踏步等待),那么,在(1)方式下,主机与外设是串行工作的;在(2)方式下,主机与外设是并行工作的.
A.
程序查询控制方式B.
中断控制方式C.
DMA方式解:(1)A,(2)B.
在程序查询方式下,当CPU等待外设的状态信号时,不能执行其他操作,只有当外设准备好后,才能继续执行查询程序及后续工作.
因此,在程序查询控制方式下,当外设做启动工作时,CPU与外设是串行工作的.
在中断控制方式下,当外设做启动工作时,CPU可以继续原来的工作,待外设准备好后,由中断控制器向CPU发出中断,CPU才停止原来的工作处理中断,因此,外设与主机是并行工作的.
5.
5中断向量地址是.
A.
子程序的入口地址B.
中断服务子程序的入口地址C.
中断服务子程序入口地址指示器D.
剩余程序入口地址解:选C.
向量地址是指中断服务程序地址的地址.
5.
6中断允许触发器用来表示.
A.
外设提出中断请求B.
响应中断C.
开放或关闭中断系统D.
正在进行中断处理解:选B.
CPU设置中断允许触发器是为了控制CPU当前是否响应中断.
·05·5.
7外部设备提出中断请求的条件是.
A.
一个CPU周期结束B.
外设工作完成和系统允许C.
CPU开放中断系统D.
总线空闲解:选B.
5.
8下列哪种情况会发生中断请求.
A.
产生存储周期挪用B.
一次I/O操作结束C.
两个数据操作运算D.
上述三种情况都不会发生中断请求解:选B.
5.
9一次程序中断大致可分为哪些过程解:一次程序中断大致可以分为以下几个过程:(1)中断申请.
由中断源发出中断请求.
(2)排队判优.
若在某一时刻有多个中断源申请中断,需要通过判优部件选择一个中断源响应.
(3)中断响应.
在允许中断的情况下,CPU执行完一条指令后,开始响应中断.
(4)中断处理.
CPU先关中断,然后保存当前程序的断点和现场,转入相应的中断服务程序,开中断,执行中断服务程序,执行完毕,先关中断,然后恢复现场和断点,开中断,返回原程序执行.
5.
10设有8个中断源,用软件方式排队判优.
图1.
5.
1软件判优的中断申请逻辑电路(1)设计中断申请逻辑电路.
(2)如何判别中断源画出中断处理流程.
解:(1)如图1.
5.
1所示.
用软件方式排队判优,所需硬件非常简单,只需一个或门和一个存放8个请求信号的寄存器即可.
或门的输出可判别有无中断请求,若有,再通过程序对寄存器中对应位进行检测,在程序中,位置在前检测的则其优先级别高.
(2)利用软件进行查询,其流程图如图1.
5.
2所示.
5.
11设有A、B、C三个中断源,其中A的优先权最高,B的优先权次之,C的优先权最低,请分别用链式和独立请求方式设计判优电路.
解:(1)独立请求的中断判优线路如图1.
5.
3(a)所示.
其中:A中断若有请求,则通过低位信号把B、C中断请求直接封锁,若无中断请求,则B中断有请求即可向CPU发出,同时利用低位信号封锁C中断的中断请求.
(2)链式判优线路如图1.
5.
3(b)所示.
这种判优是在CPU响应中断之后才进行的,CPU的响应信号INTA串行地依次连接所有中断源,中断源有中断请求,则封锁INTA信号,同时产生该中断源的中断请求识别信号;若无中断请求,则把INTA信号传给下一个中断源.
5.
12I/O系统处于DMA模式时,每传送一个数据就要占用的时间.
·15·图1.
5.
2软件查询判优流程图(a)独立请求中断判优线路(b)链式判优线路图1.
5.
3·25·A.
一个指令周期B.
一个机器周期C.
一个存储周期D.
一个总线周期解:选C.
DMA要与存储器进行数据传送,每次传送只涉及到存储器的读写,因此传送一个数据要占用一个存储器周期.
5.
13在下列叙述中,哪个是正确的A.
与各中断源的中断级别相比较,CPU(或主程序)的级别最高.
B.
DMA设备的中断级别比其他外设高,否则可能引起数据丢失.
C.
中断级别最高的是不可屏蔽中断.
解:只有B是正确的.
在主程序执行时,若有I/O请求或有硬件等方面的故障等都可以中断主程序的执行,因此CPU的级别并不是最高的;中断级别最高的不一定是不可屏蔽中断,这与机器的设计有关,如在PC/XT中内中断的优先级要比不可屏蔽的中断级别要高.
5.
14中断请求的优先排队可归纳为两大类,它们是和.
程序中断方式适用于和场合.
解:硬件判优、软件判优、异常情况、特殊请求5.
15CPU在响应DMA请求后,将让出一个周期给DMA控制器.
解:机器周期5.
16通道的功能是:、.
按通道的工作方式分,通道有通道、通道和通道3种类型.
通道程序由一条或几条构成.
解:接收CPU的I/O指令、控制外设与主存的数据的交换、字节多路通道、数组多路通道、选择通道、通道指令5.
17从可供选择的答案中,选出正确答案.
(1)CPU响应中断后,在执行中断服务程序之前,至少要做A几件事.
(2)中断服务程序的最后一条是B指令.
(3)实现磁盘与内存间快速数据交换,必须使用C方式.
(4)在以C方式进行数据传送时,无需D的介入,而是外设与内存之间直接传送.
(5)打印机与CPU之间的数据传送,不能使用C方式,而使用E方式.
供选择答案:A、B:(1)关中断、保存断点、找到中断入口地址(2)关中断、保存断点(3)返回(4)中断返回(5)左移(6)右移(7)移位C、D、E:(1)中断(2)查询(3)DMA(4)中断或查询(5)中断或DMA(6)CPU(7)寄存器解:答案如下:ABCDE(1)(4)(3)(6)(4)(1)CPU要执行中断服务程序必须首先得到中断服务程序的首地址,为了在处理完中断后能正确返回原来执行的程序中,需要把原程序执行的地址和状态进行保存,即保存断点.
在做这两项工作时,中断服务程序的工作尚未形成,为不让高级中断的响应引起程序的混乱,必须要关中断,待CPU执行中断服务程序开始后再开中断.
·35·(2)中断处理完后,CPU将继续执行原来的程序.
因此中断服务程序的最后一条指令一定是返回指令.
(3)磁盘与主机交换数据的速度较快,为减少中断次数、防止数据丢失,必须采用DMA控制方式.
(4)DMA是利用硬件控制外设与主机数据的直接交换,无需CPU干预.
(5)打印机的速度较慢,采用快速的DMA方式有可能丢失数据,并浪费硬件资源.
因此宜采用程序查询方式或程序中断控制方式.
5.
18何为单级中断与多级中断如何实现解:单级中断是指在中断响应后,进入中断服务程序的执行过程中,不允许其他中断源再打断中断服务程序.
每个中断源都处于一个级别,在CPU中断响应时,把离CPU最近的中断源认为是优先级别最高的.
多级中断是指在计算机系统中按中断事件的轻重缓急程度分成若干中断级别.
每个中断级别分配一个优先权.
在CPU响应中断,执行中断服务程序时,更高级别的中断可以打断中断服务程序的执行,即可中断嵌套.
多级中断主要通过堆栈技术实现.
5.
19DMA方式与通道方式有何异同解:DMA和通道控制方式最基本的相同点是把外设与主机交换数据过程控制权从CPU中接管,使外设能与主机并行工作.
主要的不同在于如下几个方面:(1)DMA与通道的工作原理不同.
DMA完全采用硬件控制数据交换的过程,速度较快.
而通道则采用软硬件结合的方法,通过执行通道程序控制数据交换的过程.
(2)DMA与通道的功能不同.
通道是在DMA的基础上发展来的.
因此,通道功能要比DMA的功能更强.
在DMA中,CPU必须进行设备的选择、切换、启动、终止,并进行数据校验.
CPU在输入输出过程中的开销较大,通道控制则把这些工作都接管,以减轻CPU的负担.
(3)DMA与通道所控制的外设类型不同.
DMA只能控制速度较快、类型单一的外设,而通道则可支持多种类型的外设.
5.
20中断控制方式中的中断与DMA的中断有何异同解:DMA在控制外设与主机数据交换的过程中为向CPU申请总线控制权,并向CPU报告数据传送过程中的正常或异常情况也需要中断,但与程序中断控制方式中的中断有所不同:(1)对DMA的中断,CPU在一个机器周期结束时就可响应.
对于程序中断,则CPU必须执行完一条指令后方可响应.
(2)DMA的控制只在外设和内存之间进行,不会破坏CPU的现场.
在响应中断时,不需保护现场,因此可快速响应.
5.
21试述接口的功能及其组成.
解:1.
简单地说,接口的基本功能是在系统总线和外设之间传输信号,提供缓冲作用,以满足接口两边的时序要求.
由于外设的多样性和复杂性,对不同的外设接口功能不尽相同.
但一般讲,接口应具备如下的基本功能:(1)寻址功能.
接口要能识别CPU的访问信号,并识别要求的操作.
·45·(2)输入输出功能.
接口能按照CPU要求的读写信号从总线上接收CPU送来的数据和控制信息,或把数据和状态信息送到总线上.
(3)数据缓冲功能.
CPU与外设的速度往往不相匹配,为消除速度差异,接口必须提供数据缓冲功能.
(4)数据转换功能.
不同外设信息格式不同,与主机格式也不同,接口应提供计算机与外设的信息格式的转换,比如正负逻辑的转换、串-并转换、数/模或模/数转换等.
(5)其他.
接口除上述功能外,还应有检错纠错功能、中断功能、时序控制功能等.
2.
为实现上述接口功能,接口至少应有一组缓冲器和一个具有锁存能力的锁存器.
主机访问接口主要是对接口的端口(各种寄存器)进行访问.
因此,在接口中还必须有对端口的选择机构和读写控制机构,比如地址译码线路、读写控制线路和中断控制线路.
除此之外,还需要有设备状态寄存器、定时信号线路等.
5.
22I/O接口有哪两种寻址方式各有何优缺点解:I/O接口有端口地址与主存统一编址方式和端口地址单独编址方式.
统一编址方式是指把I/O端口当做存储器的单元进行分配地址.
这种方式CPU不需设置专门的I/O指令,用统一的访问存储器的指令可访问I/O端口.
优点是不需要专门的输入输出指令,并使CPU访问I/O的操作更灵活、更方便,此外还可使端口有较大的编址空间.
该方式的缺点是端口占用了存储器地址,使内存容量变小.
再者,利用存储器编址的I/O设备进行数据输入输出操作执行速度较慢.
单独编址方式是指I/O端口地址与存储器地址无关,是单独编址,CPU需要设置专门的输入输出指令访问端口.
其主要优点是输入输出指令与存储器指令有明显区别,程序编制清晰、利于理解.
缺点是输入输出指令少,一般只能对端口进行传送操作,尤其需要CPU提供存储器读/写、I/O设备读/写两组控制信号,增加了控制的复杂性.
5.
23硬线连接并行接口与可编程序并行接口各有何特点解:硬线连接并行接口一般使用方便、操作简单.
当采用不同的硬连接方式时,可用它形成不同的接口,但芯片一旦连接到系统之后,用户无法改变其功能.
可编程并行接口比较灵活,用户在使用过程中可根据当时任务的需要,通过程序命令设置接口的功能,使接口逐步走向通用化.
5.
24串行通信有何特点异步串行接口的基本任务有哪些解:串行通信的特点是信息在传输时是1位1位顺序地传输,传输线数少,成本低,干扰小,适合于长距离的数据传送,但速度慢.
异步串行接口的基本任务有如下几点:(1)实现串行数据格式化.
异步通信中是按字符传送数据,每个字符都有起始位、数据位、校验位、停止位.
因此接口在传送数据时,必须自动生成启停位,而在接收数据时能去掉启停位.
(2)实现串-并转换.
把外设传送来的串行数据转换成主机能接收的并行数据,把主机来的并行数据转换成串行数据,以便在传输线路上进行传输.
(3)对数据进行自动检错和纠错.
异步通信中,发送数据时接口能自动生成奇偶校验码,接收数据时接口能自动加以校验.
(4)实现通信双方的连接和控制.
在数据传输过程中,接口的另一个基本任务是实现通·55·信双方的连接,并对外设进行控制.
5.
25查阅有关资料,说明:(1)USART8251的方式字、命令字和状态字的格式和含义.
(2)对8251进行编程时,应按什么顺序向它的命令口写入控制字解:(1)USART8251的方式字、命令字和状态字的格式和含义如图1.
5.
4所示.
方式字各位含义如下:D1D0:用来选择工作方式.
D1D0=00,为同步工作方式;D1D0≠00,则为异步工作方式,且D1D0的三种不同组合可以选择输入时钟频率与波特率之间的不同系数.
D3D2:用来确定字符位数.
可为5,…,8位.
D5D4:用来确定数据校验的方式.
D4=0,不进行校验.
D4=1,需要校验,通过D5选择不同的校验方式.
D7D6:此两位的意义与D1D0的设置有关.
若为同步工作方式,则D7D6用来确定内同步还是外同步,以及同步字符的个数;若为异步工作方式,则D7D6用来规定停止位的位数.
命令字各位含义如下:TXEN位是允许发送位.
TXEN=1,发送器才能通过TXD线向外部串行发送数据.
DTR位是数据终端准备好位.
DTR=1,表示CPU已准备好接收数据.
RXE位是允许接收位.
RXE=1,接收器才能从外部串行接收数据.
SBRK位是发送断缺字符位.
SBRK=1,则一直发送"0"信号.
正常通信过程中SBRK位应保持为"0".
ER位是清除错误标志位.
8251A设置有3个出错标志,分别是奇偶校验标志PE,越界错误标志OE和帧校验错标志FE.
ER=1时,PE、OE、FE标志同时清"0".
RTS位是请求发送信号.
RTS=1表示CPU已做好发送数据准备,请求向调制解调器或外设发送数据.
IR位是内部复位信号.
IR=1,迫使8251A回到接收方式选择控制字的状态.
EH位是跟踪方式位.
EH位只对同步方有效,EH=1,表示开始搜索同步字符.
状态字各位含义如下:TXRDY是发送准备好标志.
TXRDY=1,表示当前发送数据缓冲器已空.
此位可供CPU查询.
RXRDY是接收器已准备好信号.
表示接收数据缓冲器已接收到一个数据符号,等待向CPU输入.
TXEMPTY是发送器空闲信号.
表示8251A的发送移位寄存器已空,CPU可向8251A发送缓冲器写入数据.
PE是奇偶校验错标志位.
PE=1,表示当前产生了奇偶错.
OE是溢出错标志位.
OE=1,表示当前产生了溢出错,CPU没来得及将上一字符读走,下一字符已经到来.
8251A将继续接收下一字符,但上一字符将丢失.
FE是帧校验错标志位,用于异步工作方式.
若FE=1,表示异步方式中接收器接收不到停止位.
·65·D7D6D5D4D3D2D1D0S2S1EPPENL2L1B2B100:同步方式01:异步方式(*1)10:异步方式(*16)11:异步方式(*64)00:字符长度为5位01:字符长度为6位10:字符长度为7位11:字符长度为8位1:带奇偶校验0:不带奇偶校验1:偶校验0:奇校验S2S1异步00无效011位停止位101.
5位停止位112位停止位同步111个同步字符,外同步SYNDET为输入101个同步字符,内同步SYNDET为输出012个同步字符,外同步SYNDET为输入002个同步字符,内同步SYNDET为输出(a)方式字格式及含义D7D6D5D4D3D2D1D0EHIRRTSERSBRKRXEDTRTXEN1:进入搜索方式1:内部复位1:请求发送1:清除错误标志1:发断缺字符0:正常工作1:允许接收1:数据终端准备好1:允许发送(b)命令字格式及含义·75·D7D6D5D4D3D2D1D0DSRSYNDET/BRKDETFEOEPETXEMPTYRXRDYTXRDY1:数据装置准备好SYNDET1:已达到同步0:未达到同步BRKDET1:接收到断缺字符0:正常工作帧校验错标志溢出错标志奇偶错标志1:发送器空0:接收器准备好1:发送器准备好(c)状态字格式及含义(d)对8251命令口写入程序流图图1.
5.
4·85·SYNDET/BRKDET是双功能检测信号位.
在同步方式时,此信号表示同步检测信号,用来反应是否达到同步.
在异步方式时,用来判断是否处于正常工作下,有无接收到断缺字符.
DSR是数据装置设备准备好位.
DSR=1,表示外设或调制解调器已准备好发送数据.
(2)对8251命令口写入的顺序如图1.
5.
4(d)所示.
8251的控制字没有特征位,只根据送入的顺序来识别是方式选择,还是命令字.
对8251的写入来说可处于两种状态:方式选择字状态和命令字状态.
当处于方式选择字状态时,向8251写入的信息被当作方式选择字;当处于命令字状态时,写入的信息被认为是命令字.
为了保证8251正确地识别不同的状态字,要向控制口连续写入3个0,再写入1个带有内部复位的命令字(40H).
系统复位后,先选用方式选择控制字,若定义8251为异步工作方式,则紧跟定义操作命令字,然后进行数据传送.
在数据传送过程中可对操作命令字重新定义,也可读取8251的状态字.
待数据传送结束后,必须把操作命令控制字的IR位置"1".
向8251传送内部复位命令后,8251才可重新接收方式选择命令字.
5.
26缓冲技术有何作用解:缓冲技术的主要作用是匹配器件与器件之间、器件与设备之间、设备与设备之间速度的差异.
比如:在存储体系中为匹配CPU与主存的速度差异设置高速缓冲存储器,在主机与外设进行数据交换时,为匹配外设与主机的速度差异在接口中设置了缓冲寄存器.
5.
27进行市场调查,为一个现代化的办公室配备计算机系统及其外部设备,并做出预算.
(解略)5.
28进行市场调查,为学校图书馆的借阅台配备一套计算机外部设备(假定主机已有),并做出预算.
(解略)5.
29进行市场调查,为一个现代化的小商店配备一套商用计算机系统(包括外部设备),并做出预算.
(解略)5.
30进行市场调查,为一个现代化的设计室配备一套计算机及其外部设备,并做出预算.
(解略)·95·第6章计算机系统结构6.
1同步通信比异步通信具有较高的传输率,这是因为.
A.
同步通信不需应答信号B.
同步通信方式的总线长度较短C.
同步通信按一个公共时钟信号进行同步D.
同步通信中各部件存取时间较短解:选C.
此题中B、D答案很明显是错误的.
在A和C中看起来两个答案都正确,但实际上A中的同步信号不需要应答信号的主要原因是由于在通信中采用了同一公共时钟,因此,归根到底是使同步通信有较高的数据传输率.
6.
2试说明总线结构对计算机性能的影响.
解:计算机总线是计算机模块间传递信息的通路,在计算机系统中占有十分重要的位置.
从结构上讲,总线由两部分组成:母线框架和各部件的插板.
总线结构不同,总线具有的性能不同,相应计算机的性能差别很大.
总线有三个重要的性能指标:总线的宽度、总线的传输率和总线的负载能力.
总线的宽度是指数据总线的数量,传输率是指总线上每秒钟传输的最大字节量.
总线越宽,数据传输率越大,则整机的速度就会提高.
总线的负载能力一般是指可连接的扩增电路板数.
总线的负载能力越强,则计算机可配置的外设越多.
除此之外,总线的结构越简单(信号线少、可多路复用、控制硬件简单),计算机的结构也变得相对简单.
总线的控制方式越灵活,则用户对计算机就越容易操作.
6.
3在总线中地址总线的功能是.
A.
用于选择存储器单元B.
用于选择存储器单元和各个通用寄存器C.
用于选择进行信息传输的设备D.
用于指定存储器单元和选择I/O设备接口电路的地址解:选D.
在计算机中,只有主存和I/O设备接口的各端口需要专门的地址供CPU识别,因此地址总线就是用来指定内存单元或I/O设备接口中的端口地址.
6.
4什么是总线的主模块什么是总线的从模块解:连接到总线上的模块中,具有控制总线能力的模块(通常是CPU或以CPU为中心的逻辑模块)称之为主模块.
主模块在获得总线控制权后能启动数据信息的传输.
与之对应的本身不具备总线控制能力的模块称之为从模块,它只能对总线上的数据请求做出响应,被动地发送和接收信息.
6.
5在三种集中式总线控制中,方式响应时间最快,方式对电路故障最敏感.
A.
链式查询B.
计数器定时查询C.
独立请求解:在三种集中式总线控制中,C(独立请求)方式响应时间最快.
每个共享总线的部件均有一对总线请求线和总线应答线,各主设备之间并行工作,仲裁时间较短.
A(链式查询)方式对电路的故障最敏感.
链式结构决定了如果有一个主设备发生故障,就会影响到其后的其他主设备的总线请求.
·06·6.
6查找资料,画出用RS-232C连接MODEM时各信号线的用法.
解:在数据通信时,把MODEM称为数据通信装置DCE(datacommunicationsequipment),而把通信的微机或终端机称为数据终端DTE(dataterminalequipment).
RS-232C在连接MODEM时,其主要信号线的用法如下:PGND:保护地.
它和机箱或设备的柜架相连.
TXD:发送数据.
数据终端设备(DTE)由此引脚把串行数据发送到MODEM(DCE),是串行数据的发送端.
RTS:请求发送端.
DTE向DCE(MODEM)发请求信号,请求发送数据.
CTS:允许发送.
DCE准备好后向DTE发允许信号.
DSR:数据设备准备好.
是DCE的状态信号,表示通信设备已沟通线路联系.
DTR:数据终端准备好.
是DTE的状态信号,表示DTE已准备好.
RI:振铃指示.
来自DCE,表示线路上有振铃信号或有某个设备请求与数据终端通信.
RXD:接收数据输入端.
用来接收MODEM发来的串行数据.
DCD:载波检测(又称接收线路信号检测).
来自DCE,表示通信设备收到正常的载波信号,通知DTE端准备接收数据信号.
RS-232C连接MODEM时各信号线的用法如图1.
6.
1所示.
图1.
6.
1微机RS-232与MODEM的实际应用接口6.
7什么是SCSI设备解:把连接在SCSI总线上的适配器(接口)与设备控制器称为SCSI设备.
SCSI设备不是外设,它们都是有智能的总线成员,它们之间无主次之分,只有启动设备和目标设备之分.
SCSI设备是用来把主机与SCSI、SCSI与外部设备连接通信的设备,通过适配器连接SCSI和主机,通过设备控制器连接SCSI和外设,每个外设可控制一个或多个外设.
实际上SCSI设备本身是一种接口.
6.
8什么是同构型多处理机系统什么是异构型多处理机系统解:把由多个同类型、至少是同功能的处理机组成的多机系统称为同构型的多机系统.
把由多个不同类型的、至少是担负不同功能的处理机组成的多机系统称为异构型的多机系·16·统.
同构型的多机系统可同时处理同一程序中能并行执行的多个任务,异构型的多机系统能分别执行系统中的不同功能,相对独立地并行工作,协同完成一个或几个任务.
6.
9传统的计算机是由驱动的,数据流计算机是由驱动的,归约计算机是由驱动的.
解:控制、数据、需求计算机的工作过程是执行指令的过程.
在传统计算机中,通过自动提供程序中指令的地址使程序得以自动执行.
数据流计算机为了提高任务完成的效率,采用只要一条指令的操作数到齐就执行指令.
因此凡相互间不存在数据依赖关系的指令都可并行执行.
归约机则在执行指令时,通过需求启动能够产生结果的各指令.
·26·第二部分基于FD—CES的计算机组成原理实验这一部分是基于复旦大学科教仪器厂为计算机组成原理课程开发的FD—CES实验仪的7个实验,供使用FD—CES实验仪的院校参考.
这7个实验中的每个实验都按2个学时设计.
说明0.
1关于FD—CES计算机组成实验仪0.
1.
1FD—CES的特点FD—CES是复旦大学研制的一种多功能的计算机实验设备,可进行数字逻辑电路实验、计算机部件实验、计算机整机实验和其他数字系统实验.
它有如下特点:(1)采用总线结构总线结构的计算机具有结构简单清晰、扩展方便、灵活易变等诸多优点.
FD—CES实验仪内共有四组总线:外部数据总线ODB、外部地址总线OAB、内部数据总线IDB、内部地址总线IAB.
CPU、内存、外设和控制台等部件之间通过外部总线传输信息,在CPU内部则通过内部总线传输信息.
内部总线和外部总线之间采用三态(高电位、低电位、浮空)缓冲器作接口.
这样一方面增强总线驱动能力,另一方面在实验计算机停机时,三态门输出浮空,能保证不管实验计算机的CPU工作是否正常,控制台总能读/写内存或控存.
(2)提供计算机的基本功能模块FD—CES为实验者提供了运算器模块ALU、寄存器堆模块REG、指令部件模块·36·I-PC、内存模块MEM、总线缓冲模块BUS、微程序控制模块MPG、启停和时序模块R-P,以及控制台(兼I/O设备)的控制模块等.
图2.
0.
1为FD—CES的模块化总线结构示意图.
图2.
0.
1FD—CES模块化总线结构示意图这些基本功能模块的输出都通过三态器件连接总线,实验者可按需要增加某些功能模块(如可通过三态器件在内部数据总线和内部地址总线间增设堆栈和中断处理模块),也可逻辑"删除"不用的模块(如不使用寄存器堆模块).
各模块的电源线、地线、地址总线和数据总线等已分别连通,不必再连.
模块内各集成电路间的数据通路也已连好,各器件的控制信号及必要的输出信号已被引出到实验板上,供实验者按自己的设计方案连接使用这些信号,从而使各模块协调地工作.
(3)智能化的控制台实验计算机停机时,实验者可通过控制台将程序键入内存,将微程序键入控存;可把内存或控存指定单元内容读出显示;可把内存或控存内容保存到外存EEPROM,或将外存EEPROM内容读入内存或控存等.
实验计算机运行时,可由控制台控制实验计算机从指定单元开始连续运行,并可人工干预使其停止运行,也可控制实验计算机逐条逐拍地运行,并自动测量和显示每一拍地址总线和数据总线或微指令内容.
另外,实验计算机运行时,键盘和打印机可分别作为实验计算机的输入和输出设备.
·46·(4)简单地拨动几个开关,实验者即可选择不同结构的实验计算机,如:多累加器结构、多寄存器结构等.
0.
1.
2FD—CES控制台及其使用方法FD—CES的控制台采用单片微机控制,为实验者提供9位LED显示器(P9~P1)、26个按键、1个内存/控存选择开关、1台打印机.
图2.
0.
2是FD—CES实验仪的控制台操作面板布局图.
图2.
0.
2控制台面板结构图显示器用于显示地址、指令、数据或微指令信息.
开关M/CM用来选择对内存(开关置左)还是对控存(开关置右)进行操作(读、写或显示).
26个键中有16个数字键和10个控制键.
表2.
0.
1列出了这10个控制键的名称和功能.
·56·表2.
0.
1控制键说明键名功能RET复位键使实验计算机停止运行,并初始化FD—CES.
显示器显示CPUREADY字样STRT启动键启动实验计算机连续运行程序STEP单步键启动实验计算机逐条指令逐拍运行程序STOP停机键使实验计算机停止运行LOAD送地址键设置存储单元地址,并使之显示在P9P8P7上W+1写加1键将P2P1(或P6P5P4P3P2P1)显示的数据写入P9P8P7指定的单元,并使地址加1显示在P9P8P7R+1读加1键将P9P8P7所指定的内存单元(或控存单元)内容读出显示在P6P5(或P6P5P4P3P2P1)EEW写EEPROM键将首址由P9P8P7决定,末址由P3P2P1决定的内存区域(或控存区域)信息保存到EEPROM中EER读EEPROM键将EEPROM某块信息读回到首址由P3P2P1决定,末址由P3P2P1决定的内存区域(或控存区域)中PRT打印键使打印机走纸注:保存到EEPROM的内存块长度与控存块长度之和不能超过EEPROM的容量.
例:假设EEPROM的容量为1K字节,若内存块长640字节,控存块至多可长达384字节(128*24bit).
0.
1.
3FD—CES控制台使用方法1.
写内存(键入程序或数据)设要将00H、11H、22H、33H、44H分别写入内存的00H、01H、02H、03H、04H单元中,则相应的操作和显示如表2.
0.
2所示.
表2.
0.
2写内存操作操作(M/CM置左)显示RET(或STOP)CPUREADY(或小数点消失)000LOAD000*****00W+1001***0011W+1002**01122W+1003**12233W+1004**23344W+1005**344·66·2.
读内存(读程序或数据)假如内存中000~004H单元已存入数据,现要对这些单元进行读出检查,则可按表2.
0.
3操作.
表2.
0.
3读内存操作操作(M/CM置左)显示RET(或STOP)CPUREADY(或小数点消失)000LOAD00000***R+100111***R+100222***R+100333***R+100444***3.
修改内存单元(修改指令或数据)假如要把内存003H单元内容改为83H,则可按表2.
0.
4操作.
表2.
0.
4修改内存单元操作(M/CM置左)显示RET(或STOP)CPUREADY(或小数点消失)003LOAD003**00383W+1004***834.
写控存(键入微程序)假如要把000000H、111111H、222222H、333333H、444444H分别写入控存的00H、001H、002H、003H和004H单元中,则可按表2.
0.
5进行操作.
表2.
0.
5写控存操作操作(M/CM置右)显示RET(或STOP)CPUREADY(或小数点消失)000LOAD000******000000W+1001000000111111W+1002111111222222W+1003222222333333W+1004333333444444W+1005444444·76·5.
修改控存单元(修改微指令)假如要把控存中003H单元内容改为131313H,则可按表2.
0.
6操作.
表2.
0.
6修改控存操作操作(M/CM置右)显示RET(或STOP)CPUREADY(或小数点消失)003LOAD003*003原内容)131313W+10041313136.
读控存(读微指令)设在控存000~004H单元中存入微指令,则可按表2.
0.
7操作读出检查这些单元内容.
表2.
0.
7读控存操作操作(M/CM置右)显示RET(或STOP)CPUREADY(或小数点消失)000LOAD000000000R+1001111111R+1002222222R+1003333333R+1004444444若实验计算机处于非运行状态(即显示器上小数点不亮),则以上控制台操作前均可不按RET或STOP键.
7.
内存块保存到EEPROM假如要将内存中000~004H内容保存到EEPROM,则可按表2.
0.
8操作.
表2.
0.
8内存转储到EEPROM的操作操作(M/CM置左)显示RET(或STOP)CPUREADY(或小数点消失)000LOAD000*000原内容)005EEW000∩∩∩005EEW000005注:在按第一次EEW键后,P6P5P4上显示∩(闪亮),确认首址(本例为000H)和末址(本例为005H)设置无误后,再按EEW键,执行写入EEPROM操作.
·86·8.
控存块保存到EEPROM假如要将控存中000~004H内容保存到EEPROM,则可按表2.
0.
9操作.
表2.
0.
9控存转储到EEPROM的操作操作(M/CM置右)显示RET(或STOP)CPUREADY(或小数点消失)000LOAD000******005EEW000∩∩∩005EEW0000059.
从EEPROM读回内存加电后若要将EEPROM中保存的程序读回内存000~004H单元,则可按表2.
0.
10操作.
表2.
0.
10读EEPROM操作操作(M/CM置左)显示RET(或STOP)CPUREADY(或小数点消失)000LOAD000**005EER000∪∪∪005EER000005注:在按第一次EER键后,P6P5P4上显示∪(闪亮),确认首址(本例为000H)和末址(本例为005H)设置无误后,再按EER键,执行读出EEPROM操作.
10.
从EEPROM读回控存加电后若要将EEPROM保存的微程序读回到控存000~004H单元,则可按表2.
0.
11操作.
表2.
0.
11从EEPROM读到控存的操作操作(M/CM置右)显示RET(或STOP)CPUREADY(或小数点消失)000LOAD000******005EER000∪∪∪005EER000005对EEPROM操作前必须按RET键,以确保操作正确无误.
11.
单拍运行程序采用单拍方式运行程序可使实验者观察到每条指令每拍的有关信息,这对于分析指令·96·执行正确与否是很有用的.
若从***H单元单拍运行程序,则可按表2.
0.
12操作.
表2.
0.
12单拍操作操作显示RETCPUREADY***LOADSTEPSTEP单拍显示的内容与M/CM位置有关.
若M/CM置于左侧,则P9P8P7和P6P5分别显示该拍时OAB和ODB内容;若M/CM置于右侧,则P9P8P7和P6~P1分别显示该拍时OAB和微指令内容.
M/CM开关置左还是置右可按观察分析需要而改变.
除非执行了停机指令,否则每一拍显示器有小数点出现,表示实验计算机处于运行状态.
12.
连续运行程序采用此运行方式可使程序全速运行.
若想从***H单元开始连续运行某程序,则可按表2.
0.
13操作.
按STRT键后,若显示器无小数点出现,表示已执行了停机指令.
若显示器有小数点出现,表示实验计算机处于运行状态.
表2.
0.
13连续运行程序操作操作(M/CM置左)显示RETCPUREADY***LOADSTRT0.
2实验计算机使用外设的方法FD—CES实验仪控制台的键盘和打印机可作为实验计算机的输入和输出设备.
它们与内存统一编址,以OAB10区分.
OAB10为0时CPU可访问内存空间,OAB10为1时CPU可访问外设.
至于键盘设备是否被选中主要取决于设备选择信号KA是否有效为1,而打印设备是否被选中主要取决于其设备选择信号PA是否有效为1.
由于外设数量少,故推荐用线选法选择外设,即一个外设由一根地址线选择.
这样若KA接OAB0,PA接OAB1,则键盘的地址为401H,打印机地址为402H.
考虑到实验计算机功能较简单,对速度无过高要求,推荐采用IO查询法编程使用键盘和打印机,即用程序查询键盘工作状态KB和打印机的工作状态PB,KB有效为0才能读键·07·盘;PB有效为0才能输出打印.
为此,通常可由实验者自行另外构设一个"IO询问口"并把它也作为一种输入输出设备使用.
若询问口采用图2.
0.
3的线路,则此询问口地址为404H.
CPU在要键盘输入或打印机输出前均先执行读询问口指令,使图中两个三态传输门开放,把KB和PB的状态分别传送到内部数据总线最高位IDB7和最低位IDB0,并写入累加器或某个寄存器,供CPU判别当前可否使用键盘或打印机.
图2.
0.
4是查询法程序流程.
图2.
0.
3IO询问口图2.
0.
4输入输出程序流程图另一种方法是在指令系统中设置把KB、PB状态作为条件的转移指令,即用KB、PB控制程序计数器接收转移地址还是按常规计数加1.
这种方法就不用设置上述"IO询问口"了.
0.
3双踪示波器的一般使用方法双踪示波器可同时观察两路信号,两路信号分别从YA和YB输入.
这对于需要观察两路信号之间的时间差(或称时延)的场合特别有用.
示波器的一般使用步骤如下:(1)打开示波器电源.
(2)调节辉度旋钮,一般关电源前应将辉度旋至最暗,故打开电源后应将辉度调至适中.
(3)将输入选择打开YA+YB,以选择两路方式.
(4)扫描频率选择波段开关打到最快(向右),屏幕上可以看到两条直线(分别为YA与YB).
如看不到,可通过调节YA和YB的Y向移位电位器来实现.
(5)将示波器的地线与待观察对象的地线相连.
(6)YA、YB的输入选择均打在DC档,表明观察直流信号(根据需要,有时不需要观察实际电位是多少,而仅看波形形状,则可选择AC,即交流档.
)(7)YA分别接观察对象的地线与电源线(一般是+5V),调节YA的Y向调幅,使地线与+5V线定位于屏幕的适当位置(例如:地线在屏幕中央,+5V定位在屏幕顶部.
)(8)同样方式调节YB,使YB的地线位于屏幕底部,+5V位于中央.
一般屏幕Y向为8格,按上述方法调节后,YA、YB的信号均以每格1.
25V标准测量.
(9)将触发方式选择开关打至外触发方式,从待观察的两路信号中选择周期较长的一·17·路,作为外触发信号输入到X外接处.
如两路信号周期相同,则任选一路即可.
(10)将两路信号分别接入YA、YB,通过调节扫描频率粗调(波段开关)及微调(电位器),使屏幕上至少出现一个完整周期的信号.
(11)通过调节电平(或稳定度)电位器,使两个波形稳定,即可仔细观察波形各项数据.
注意,有时显示信号线太粗,可通过调节聚焦电位器来获取较满意效果.
观察完毕,应先将辉度旋至最暗,然后关掉电源.
·27·实验1运算器部件实验一、实验目的通过对74181的使用,了解并掌握常规算术逻辑运算单元的功能.
二、实验要求以74181为核心构成最基本的运算器,并实施各种功能运算.
三、补充知识1.
FD—CES计算机组成实验仪运算器模块介绍本模块主要由累加器A(74198)、运算器ALU(74181*2)、累加器暂存器ACT(74377)、暂存器TMP(74373)、输出缓冲器BUFFER(74245)以及进位产生线路、累加器判零线路等构成.
为便于构造不同的运算器结构,本模块在累加器的输入端、累加器暂存器ACT的输入端和输出缓冲器BUFFER的输入端,都设有数据通路选择开关.
(1)运算器模块逻辑框图(图2.
1.
1)图2.
1.
1运算器模块逻辑框图(2)运算器模块符号说明:CGACT的接数控制电平(低电平有效)CCACT的接数控制脉冲(电平正跳有效)OTTMP的接数控制(低电平有效)OBBUFFER的输出控制(低电平有效)CAA的工作脉冲(电平正跳有效)X0、X1A的工作方式选择(见表2.
1.
1所示74198功能)SL、SR分别为A的左移入、右移入SA、SB进位发生选择·37·表2.
1.
174198功能选择工作方式并行接数左移右移保持X00011X10101P2、P1、P0进位发生源(高电平有效)CP进位触发器的接数脉冲(电平正跳有效)CY进位触发器输出Z累加器内容为全零2.
运算器模块的组成和工作原理算术逻辑单元ALU由两片74181构成,它是运算器的核心,可以对两个8位二进制数进行多种算术或逻辑运算,具体由74181的功能控制条件M、Cn、S3、S2、S1、S0决定(详见74181真值表).
两个参加运算的数分别来自ACT和TMP(或Ri),运算结果可以直接送到累加器A或经BUFFE到累加器A(见下面累加器的介绍),以便进行移位操作或参加下次运算.
累加器暂存寄存器ACT采用74377,CG为低电平且接数控制脉冲CC电平正跳时,ACT接数.
ACT的输出不受控制直接加在ALU的A组输入端参加运算.
暂存器TMP采用三态输出锁存器74373.
当它的接数控制端CT为高电平时接收内部数据总线IDB上的信息;当它的输出控制端OT为低电平时,其所存信息加到ALU的B组输入端参加运算.
在构造运算器时,若只需控制TMP的输出,则可将CT接+5V;若不需TMP暂存信息则可将CT接+5V、OT接地,使其直通;若OT接+5V,TMP输出高阻.
输出缓冲器BUFFER采用三态传输器件74245,由OB信号控制,OB为"0"时,BUFFER开通,此时其输出等于其输入;当OB为"1"时,BUFFER不通,此时其输出呈高阻.
累加器A采用74198,它具有并行接数、左移、右移、保持等功能,具体由X0、X1、SR、SL决定.
CA是它的工作脉冲,正跳变有效.
使用方法见表2.
1.
14.
进位选择电路由四选一芯片74153构成,其输出Y由SA、SB决定选择等同于A、B、C、D四路输入中的哪一路.
在图2.
6所示运算器模块中,它用来决定进位寄存器接收什么代码.
例如我们可以设定,在一般情况下,进位寄存器接收ALU对两个源操作数进行运算时所产生的最高位进位;在累加器A左移时,它接收A移出的最高位A7;而在累加器A右移时,它可接收A移出的最低位A0,等等.
3.
运算器模块的使用(1)运算器模块中三组数据开关的使用为便于构造不同的运算器结构,运算器模块上设置了三对数据通路选择开关.
它们是:KAH、KAL(以下简称KA)KBH、KBL(以下简称KB)KCH、KCL(以下简称KC)·47·其中:开关KA用于选择累加器A的输入.
KA置左,使累加器输入来自IDB;KA置右,使累加器A的输入来自ALU.
开关KB用于选择缓冲器BUFFER的输入.
KB置左,BUFFER的输入来自累加器;KB置右,使BUFFER的输入来自ALU.
开关KC用于选择累加暂存器ACT的输入.
KC置右,使ACT的输入来自内部数据总线IDB;KC置右,使ACT的输入来自累加器A.
(2)累加器接收控制累加器除具有接数和保持功能外,还具有移位功能,表2.
1.
2列出各种移位操作及接收控制.
表2.
1.
2累加器移位功能的使用接收控制输出X1X0Q7Q6Q5Q4Q3Q2Q1Q0说明00Q7Q6Q5Q4Q3Q2Q1Q0保持不变01SRQ7Q6Q5Q4Q3Q2Q1右移,最高位移入SR10Q6Q5Q4Q3Q2Q1Q0SL左移,最低位移入SL11D7D6D5D4D3D2D1D0接收D7~D0代码4.
寄存器堆模块(REG)本模块的设置,为实验仪提供了4个8位通用寄存器.
它与运算器结构、运算速度、指令系统的设计等都有密切的关系.
前面已提及寄存器堆模块,这里主要介绍寄存器堆模块本身的工作原理和使用方法.
(1)寄存器堆模块逻辑框图和符号说明图2.
1.
2是寄存器堆模块逻辑框图和器件排列图.
寄存器堆模块符号说明:WR写寄存器堆(低电平有效)RR读寄存器堆(低电平有效)A、B选寄存器KRH、KRL寄存器堆输出通路选择开关打向下面,输出到ALU的B端打向上面,输出到IDB(2)寄存器堆模块的工作原理和使用方法本模块由两片74670组成,提供4个8位的寄存器R0~R3.
它们可作为运算器中的通用寄存器组,也可作为累加器组使用.
表2.
1.
3列出了寄存器堆的使用方法.
为便于构成不同的运算器结构,寄存器堆模块上设置了一组数据选择开关,即KRH、KRL(以下简称KR).
它控制寄存器堆的数据输出通路:KR置下、寄存器堆输出到运算器模块中ALU的B端;KR置上,寄存器堆输出到内部数据总线IDB.
·57·图2.
1.
2寄存器堆模块逻辑框图表2.
1.
3寄存器堆模块的使用方法WRRRAB操作0100写R001写R110写R211写R31000读R001读R110读R211读R311**输出高阻00**非法5.
运算器结构运算器模块上的开关KA、KB、KC以及寄存器堆模块上的开关KR的不同组合,决定了实验计算机的运算器结构.
从理论上讲,KA、KB、KC和KR可有16种不同组合,但有实际逻辑意义的组合为以下几种(L表示置左、R表示置右、S表示上面、D表示下面):(1)KA、KB、KC、KR置为R、L、L、S,这种组合的运算器结构如图2.
1.
3(a)所示.
如果不使用寄存器堆,则它简化为图2.
1.
3(e).
(2)KA、KB、KC、KR置为L、R、R、S,这种组合的运算器结构如图2.
1.
3(b)所示.
如果不使用寄存器堆,则它简化为图2.
1.
3(f).
(3)KA、KB、KC、KR置为R、L、L、D,这种组合的运算器结构如图2.
1.
3(c)所示.
·67·(4)KA、KB、KC、KR置为L、R、R、D,这种组合的运算器结构如图2.
1.
3(d)所示.
图2.
1.
3中这6种运算器结构各有其特点.
(c)、(d)都是单累加器多寄存器的运算器结构,(d)的特点是运算速度快,(c)的特点是工作灵活,可以方便地实现对寄存器的移位,适用于用硬件作为乘除部件的计算机.
图2.
1.
3中(a)和(b)均是多累加器的运算器结构,特点是工作灵活、编程方便,但运算速度较慢.
图2.
1.
3运算器结构·77·如果将读寄存器堆模块控制信号RR固定接高电平,则不论开关KR置上或置下,均不能使用寄存器堆,运算器结构都是单累加器无寄存器的,见图2.
1.
3中的(e)、(f).
这种运算器结构简单,但不能实现多累加器或多寄存器的指令,只适于简单的指令系统.
四、实验环境与准备1.
FD—CES计算机组成实验仪2.
万用表3.
在系统运算器部件实验板五、基本实验内容熟悉并掌握以74181为核心的ALU工作原理.
六、实验原理1.
实验原理图实验原理图见图2.
1.
4,此图中除虚框中74244芯片外,其余部分即FD—CES计算机组成实验仪中的运算器部件模块.
2.
实验原理所谓在系统运算器部件实验,即是以FD—CES计算机组成实验仪中的运算器模块为核心,仅在数据总线上加接三态门以输入源操作数进行运算器部件实验.
图2.
1.
4中除虚框内74244三态门在部件实验板上外,其余部分即实验仪中的运算器模块.
图2.
1.
4在系统运算器部件实验原理图图中,KA:选择累加器A的输入通路;KB:选择输出缓冲器BUF的输入通路;KC:选择暂存器ACT的输入通路;KR:选择寄存器堆的输出通路.
并且,KA、KB、KC、KR实线部分为运算器结构方案一,也称多累加器结构;虚线部分为运算器结构方案二,也称单累加器·87·多寄存器结构.
七、实验步骤1.
求两数相加并显示结果将在系统运算器部件实验板连接到FD—CES计算机组成实验仪上,然后按下面的操作步骤实验:(1)置运算器中开关:KA、KB、KC、KR为:右、左、左、上(选用方案一).
(2)将K15短路块插上.
(3)置K16~K23为01010101(被加数为55H).
(4)使74LS244开通:(置K15为"0")IDB7~IDB0=55HL16~L23显示01010101.
(5)使ACT接数:(置K12为"0")按单脉冲键,被加数55送入ACT(74377).
(6)使ACT保持被加数55(置K12为"1"),同时74377输出→ALU的A端.
(7)置K16~K23为10101001(置加数为A9H),IDB7~IDB0=A9H,L16~L23显示10101001.
(8)将K10、K8短路块插上.
(9)使R0接数(置K14、K13、K10为"0"),写R0=A9H,加数送入R0.
(10)关闭R0接数(置K10为"1").
(11)关闭74244传输(置K15为"1"),IDB7~IDB0浮空.
(12)开放R0输出(置K8为"0"),IDB7~IDB0=A9H.
(13)使TMP接数(将K9短路块插上,置K9为"0"),加数A9H→TMP(74373)→ALU的B端.
(14)使两数相加(ACT)+(R0)=55+A9=FEH.
置K0、K1、K2、K3、K4、K5(即相应S3、S2、S1、S0、Cn、M)为100110,ALU输出和=11111110=FEH.
(15)使累加器A接数(置K6、K7为"0")按单脉冲键,将ALU输出和FE→A.
(16)关闭R0输出(置(K8为"1"),IDB7~IDB0浮空.
(17)将K11短路块插上.
(18)两数相加和显示(置K11为"0"),IDB7~IDB0=FEH,显示L16~L23=11111110.
2.
寄存器堆Ri内容送累加器A并显示(1)置运算器中开关:KA、KB、KC、KR为:左、右、右、下(选用方案二).
(2)将K15短路块插上.
(3)置K16~K23为10101010(AAH).
(4)使74244开通:(置K15为"0")IDB7~IDB0=AAH,L16~L23显示10101010.
(5)将K10短路块插上.
(6)使R1接数:(置K13为"1",K14、K10为"0")写R1=AAH.
(7)将K8短路块插上.
(8)开放R1输出.
(置K10为"1",K8为"0")R1输出=AAH,送ALU的B端.
(9)执行ALU逻辑运算,(置K0、K1、K2、K3、K4、K5即相应S3、S2、S1、S0、Cn、M为101011,使F=B)(R1)→ALU输出为10101010=AAH.
·97·(10)关闭74244传输(置K15为"1"),IDB7~IDB0浮空.
(11)将K11短路块插上(置K11为"0"),IDB7~IDB0为10101010,L16~L23显示10101010.
(12)送累加器A(置K6、K7为"1")并送,按单脉冲键将AAH打入累加器中.
(13)累加器A输出是否正确,可将运算器中开关KB往左可看L16~L23显示是否10101010.
八、问题与思考说明图2.
1.
4中74153与74198中K6、K7的作用.
·08·实验2快速进位链实验一、实验目的了解并掌握16位串并行进位运算器的设计方法.
二、实验要求比较串并行进位链的区别,理解74181与超前进位发生器74182相连何以产生快速进位.
三、补充知识1.
行波(串行)进位当两个数相加(减)时,考察其中的第i位,除Ai、Bi两位加数外,当然还有低位来的进位Ji-1,相加以产生本位的和Hi及向高位的进位Ji.
这里的Ji-1是由低位的两位加数Ai-1与Bi-1以及更低位进位Ji-2相加后产生.
这样,每位的进位产生过程有几级门的延时,而只有低位进位产生后才能产生本位的进位,由本位的进位乃至决定……这种进位方式称之为串行进位,也称行波进位.
2.
并行进位在行波进位加法器中,位数越长,所需运算时间则越长.
如何缩短进位产生时间就成了提高运算速度的关键.
我们观察进位产生的逻辑表达式:Ji=Ai·Bi+Ai·Ji-1+Bi·Ji-1表达式中,Ai,Bi为本位的两个加数,Ji-1为低位来的进位.
它表明,三位参加加法的数中只要有两位同时为'1',本位进位即为'1'.
我们将式子变通一下:Ji=AiBi+(Ai+Bi)·Ji-1这里,命Ai·Bi为Yi为本地进位,Ai+Bi为Xi为传递进位,则进位产生的条件可归纳为:本地产生进位(Yi为'1'),或者传递进位为'1'且低位进位为'1'.
于是有:Ji-1=Ai-1·Bi-1+(Ai-1+Bi-1)·Ji-2将Ji-1代入上式,则Ji=Ai·Bi+(Ai+Bi)·(Ai-1·Bi-1+(Ai-1+Bi-1))·Ji-2比较Ji与Ji-1的两个逻辑表达式,我们可以看到,因为Ai、Ai-1、Bi、Bi-1作为两个加数的第i、i-1位,两个加数同时产生,它们的各位当然也同时产生,因而只要Ji-2产生,上述Ji、Ji-1即同时产生.
将Yi、Xi代入上面的式子,有:Ji=Yi+Xi·Yi-1+Xi·Xi-1·Ji-2Ji-1=Yi-1+Xi-1·Ji-2依此类推,可以得到:Ji+1=Yi+1+Xi+1(Yi+Xi·(Yi-1+Xi-1·Ji-2))·18·在以上诸式中,Yi+1、Yi、Yi-1、Xi+1、Xi、Xi-1均同时产生,因而在Ji-2产生后,Ji-1、Ji、Ji+1均可同时产生.
这就是并行进位的概念.
3.
传递进位当然,当位数较多时,逻辑表达式将会变得很复杂,为了简化起见,有时采用组内并行,组间串行的进位方式.
即以若干位(比如4位)为一组,组内各位进位同时产生,比如J7、J6、J5、J4,但它们的产生依赖于低组的进位,即J3,而本组的最高位进位J7传至高组以产生J11~J8,这种方法即组内并行组间串行.
如我们的ALU采用74181串联而成,所采用的即是这种方法.
但在74181中Yi、Xi的逻辑表达式中还考虑了方式选择位S3~S0的状态,因而它的式子比上面介绍的要复杂,但其本质是相同的.
组内并行组间串行的进位方法比之行波进位快得多,但当运算器的字长较长时,进位时间仍需较长.
为了解决这个问题,我们在本实验中增加74182,使组间串行变成组间并行,大大提高了进位产生的时间.
图2.
2.
1为74181与74182相连所构成的快速进位链.
图中,Cin为最低位进位输入,Cout为最高位进位输出.
四片74181构成16位算术逻辑运算单元,右边为低位,左边为高位.
图2.
2.
1四片74181与74182相连构成快速进位链示意图四、实验环境与准备1.
FD—CES计算机组成实验仪2.
双踪示波器3.
万用表4.
快速进位链实验板五、基本实验内容熟悉并掌握超前进位发生器74182的使用方法.
六、实验原理1.
实验原理图(见图2.
2.
2)2.
实验原理(1)四片74181构成16位字长的算术逻辑运算单元.
其B操作数来源于开关K23~K8;A操作数则来源于算术逻辑运算单元本身的输出.
这意味着要产生两个操作数必须首先用开关置成第一个操作数,然后控制74181的方式选择端M、S3~S0、Cn(即K0~K5),使得其·28·图2.
2.
2快速进位链实验原理图输出F=B,并控制74377接收.
再用开关置成第二个操作数,这时控制M、S3~S0、Cn,使之对两个操作数进行设定的操作.
这样的操作步骤虽然繁琐了一点,但省去一个操作数寄存器.
运算结果可从指示灯看出.
(2)图2.
2.
2中设置了一个74182,但可用开关选择使用与否(即图2.
2.
2中K7).
当选择K7='0'时,即不使用所设的74182,由低位的Cn+4接本位的Cn,本位的Cn+4接上位的Cn,依此类推,即所谓组内并行、组间串行.
可通过示波器观察此种进位方式下从Cin产生到Cout产生所需时间.
然后选择并行联接,即K7='1'时,即利用74182产生超前进位,再用示波器观察从Cin产生到Cout产生所需时间.
比较上述两个时间,从中体会到使用与不使用74182之间的区别.
七、实验步骤1.
分别测试16位运算器组间串行进位和组间并行进位情况下的最大进位延迟时间将快速进位链实验板连到FD—CES上,按下列步骤操作:(1)置K16~K23、K8~K15为全"1".
(2)置函数开关K0、K1、K2、K3、K4、K5(即相应S3、S2、S1、S0、Cn、M)为101011(传送状态)L16~L23、L8~L15显示全"1".
(3)将短路块4插上,(拨动K6开关一次)或插上短路块3(按单拍键(STEP)一次).
(4)置K16~K23、K8~K15为全"0".
(5)置函数开关K0、K1、K2、K3、K4、K5(即相应S3、S2、S1、S0、Cn、M)为100110(加法状态).
(6)将短路块1插上(按连续键(STRT)PO有方波输入).
·38·(7)用双踪示波器看16位运算器进位输入Cin和输出Cout.
(8)置K7为"0"时,这时进位输入输出为串行进位最大延迟时间(参见图2.
2.
3).
(9)置K7为"1"时,这时进位输入输出为并行进位最大延迟时间(参见图2.
2.
4)图2.
2.
316位运算器串行进位延迟时间图2.
2.
416位运算器并行进位延迟时间(10)通过以上实验证明:采用行行进位发生器74182的16位全并行运算器的最大进位延迟时间,相比不采用74182的16位并串运算器(即组内4位并行,组间串行)的最大进位延迟时间快1倍.
2.
验证74181功能两组16位数相加:A+B=F,设:A=AAAAH,B=5556H操作步骤:(1)将K7置成'0'(选择串行运算).
(2)将短路块2插上,置K4为"1"(最低位没有进位输入).
(3)将短路块4插上(或插上短路块3,用单拍脉冲打入74377).
(4)置K16~K23、K8~K15为AAAA,(1010,1010,1010,1010).
(5)置函数开关K0、K1、K2、K3、K4、K5(即相应S3、S2、S1、S0、Cn、M)为101011(传送状态),L16~L23、L8~L15显示为AAAAH.
(6)拨动K6一次,将4位74181输出内容AAAAH打入到2片74377中寄存.
(7)再将数据开关K16~K23、K8~K15置成5556H.
(8)置函数开关K0、K1、K2、K3、K4、K5(即相应S3、S2、S1、S0、Cn、M)为100110(A+B=F)(加法状态)(9)16位数相加结果A+B+Cin(=0)=AAAAH+5556H=0000H,最高位进位为'1'(LD显示'1'),显示结果为L16~L23,L8~L15=0000,0000,0000,0000,LD(Cout)='1'.
(10)如这时,K4开关置'0',最低位有进位输入时,16位数相加结果,A+B=AAAAH+5556H+Cin(=1)=0001H,最高位进位为'1',显示结果为L16~L23、L8~L15=0000,0000,0000,0001,LDCout='1'.
八、问题与思考74182将原来组间串行进位传递改成组间并行传递,从而加快了计算机的运算速度,请问还有哪些加快计算机速度的办法·48·实验3存储部件实验一、实验目的(1)掌握半导体静态RAM的特性和使用方法.
(2)掌握RAM的位扩展、字扩展技术.
二、实验要求(1)应用位扩展、字扩展技术将四片2114组合成2K*8的存储器.
(2)对2114进行读/写控制及测量.
三、补充知识1.
FD—CES计算机组成实验仪存储模块介绍本模块由一片2048*8bit的静态RAM电路6116及其操作控制电路组成.
模块将最高位地址A10固定接地.
所以本模块为用户提供有效的内存空间是1K字节.
停机时,可由控制台对其读/写;运行时,可由实验计算机对其读/写.
(1)内存模块逻辑框图(图2.
3.
1)图2.
3.
1内存模块逻辑框图(2)内存模块符号说明*RF停机时RF=1.
*MO当M/CM开关置左时MO=0,表示选择内存.
开关置右时MO=1,表示选控存.
*OAB10为0,按OAB9~OAB0寻址内存.
为1,按OAB9~OAB0寻址外部设备.
*RXF停机时控制台读存储器(低电平有效).
·58·RC运行时CPU读内存(低电平有效),宜采用负脉冲.
*WXF停机时控制台写存储器(低电平有效).
WC运行时CPU写内存(低电平有效),宜采用负脉冲.
注:*者不用实验计算机接线控制.
(3)内存模块的工作原理和使用方法6116是2K*8bit静态RAM电路,模块中将其地址最高位A10固定接地,所以本模块为用户提供的内存实际空间是1K字节.
6116的低10位地址线(A9~A0)被接到外部地址总线OAB9~OAB0,6116的8位数据线被接到外部数据总线ODB7~ODB0.
当要对6116进行读操作时,应使选片端CS为低电平,读控制端R为低电平,写控制W为高电平.
此时ODB上的信息为从6116中地址由OAB9~OAB0决定的单元读出的内容.
当要对6116进行写操作时,应使选片端CS为低电平,写控制W为低电平,读控制端R为高电平.
此时ODB上的信息被写入6116中由OAB9~OAB0决定的地址单元中.
为了能使外设与内存统一编址、统一操作指令,设置OAB10,以区别OAB9~OAB0是外设地址还是内存地址.
当OAB10=1时,OAB9~OAB0为外设地址;当OAB10=0时,OAB9~OAB0为内存地址.
由于实验仪控制台能够读/写内存,也能读/写控存,故本模块引人信号MO,它的状态由M/CM开关状态决定,开关置左时MO=0,表示选内存.
模块采用一片与门7408和一片或门7432来组合6116的选片信号CS.
读控制信号R和写控制信号W的有效条件:CS=/(OAB10+MO·RF);当OAB10=0,且MO=0或RF=0时CS有效.
R=/(RXF·RC);当RXF=0或RC=0时R有效.
W=/(WXF·WC);当WXF=0或WC=0时W有效.
其中RXF、WXF分别为停机时控制台读/写内存的控制信号,低电平有效;RC、WC分别为实验计算机运行时读/写内存的控制信号,低电平有效.
但实验时,RC、WC应设计成负脉冲有效,以使读/写内存可靠,见图2.
3.
2.
图2.
3.
2读/写内存时序6116是RAM存储器.
关电后信息不再保存,为其所存的有用信息保存下来,以供下次使用.
关电前应将内存有用区域的信息转存到EEPROM.
下次加电后,可将EEPROM上的信息转存到内存中.
2.
实验使用芯片介绍(1)静态RAM2114静态RAM2114为1K*4容量的存储芯片,其数据口为4位,地址口为10位;CS为片·68·选口,WR为写控制.
其读写控制依据表2.
3.
1.
表2.
3.
12114读写控制CSWR操作1X高阻态00写入数据01读出数据(2)门电路(表2.
3.
2)表2.
3.
2相关门电路简介型号名称逻辑功能74082输入四正与门Y=A·B74113输入三正与门Y=A·B·C74273输入三正或非门Y=/(A+B+C)74322输入四正或门Y=A+B74244八路三态门G='0':Y=AG='1':高阻态(3)四位二进制同步计数器7416374163为同步计数器,其清除、置数及计数功能均需在CLK时钟信号的上升沿进行.
这就是说,即使其清零端(CLR)或置数端(LD)或计数端(PT)为有效电平,也必须等待时钟信号CLK的上升沿来时才起相应作用(清零、置数或计数).
另外,74163的三种功能(清零、置数及计数)的优先次序分别为:清零、置数、计数.
如果某一时刻清零端和置数端同为有效电平,则CLK上升沿来到时执行清零功能而不是置数功能.
同样,如果置数端与计数端同时有效,则执行置数功能.
四、实验环境与准备1.
FD—CES计算机组成实验仪2.
双踪示波器3.
万用表4.
存储部件实验板五、基本实验内容1.
观察存储器读写时序2.
存储器全'0'与全'1'检测六、实验原理本实验的实验内容基于图2.
3.
3所示的实验原理图,基本原理如下:(1)用三片74163相连构成12位同步计数器,具有清零、置数及计数功能.
该计数器用以提供地址,其清零、置数及计数功能分别由三个开关K12、K13、K14控制.
当K13有效时,·78··88·74163接收地址开关K10~K0指明的地址,即可通过K10~K0对该存储部件指定地址进行读或写.
(2)四片2114采用字、位扩展构成2K*8的存储空间.
在由三片74163提供的共计12根地址线中,A9~A0用以连接各片的地址口(A9~A0),其最高位地址线A10则用以选片.
当A10='0'时,选中U3、U4两片;而当其为'1'时,选中U1、U2两片.
(3)写入数据有两个来源,由置数/延迟开关进行二选一.
当打向置数端时,选择数据开关K23~K16;当打向延迟端时,选择8位相同的A0(最低位地址线).
(4)全'0'全'1'校验采用8位数全'1'或全'0'.
反过来说,如果U16③输出为'0',表明8位数既非全'0'也非全'1'.
倘若这种情况是在查全'0'全'1'时出现,则一方面应使出错指示灯L11亮,另一方面禁止连续脉冲计数,同时这三片163的值指明存储器出错单元的地址.
七、实验步骤1.
将存储部件实验板与FD—CES相连2.
测量2114的读/写时间(1)将短路块1、2、3插上.
(2)置K15为'0'(写2114状态).
(3)置2X2开关为延迟时间状态(看2114的读写时间,参见图2.
3.
4).
图2.
3.
42114读出时间(4)置地址计数器U7~U5为'0'状态(置K13、K14为'1',置K12为'0',然后置'1').
(5)置2X2开关为连读计数状态.
(6)按键盘上连读键(STRT)一次(数码管小数点亮PO有连读脉冲输出).
(7)地址计数器U7~U5计数(显示灯L0~L9亮暗变化).
(8)置K15为'1'(读2114状态).
(9)用双踪示波器看,观察点A0和L23(其时间差即为2114的读出时间).
3.
内存全'0'全'1'检查(1)将短路块1、2、3插上.
(2)置K15为'0'(写2114状态).
(3)置2*2开关为置数状态.
(4)置K16~K23为全'0'(内存全'0'检查).
(5)置地址计数器U7~U5为全'0'状态(置K13、K14为'1',置K12为'0'然后置'1').
(6)置2*2开关为连读计数状态.
(7)将短路块4插上.
·98·(8)按键盘上连续键(STRT)一次(数码管,小数点亮,P0有连续脉冲输出).
(9)地址计数器U7~U5从全'0'计数(显示灯L0~L9亮暗变化).
(10)将K16~K23为全"0"写入内存(2114中).
(11)检查内存(2114)是否全'0'(置K15为'1',读2114).
(12)读出结果是全'0'正常,地址计数器U7~U5不断计数(显示灯L0~L9不断亮暗变化).
(13)如果读出结果非全'0',不正常,即地址计数器U7~U5停(显示灯L0~L9显示某地址出错).
八、问题与思考指出图2.
3.
3中每片2114的寻址范围.
·09·实验4计算机时序电路实验一、实验目的(1)了解并掌握指令执行周期、机器周期、节拍周期及时钟脉冲的概念和相互关系.
(2)了解并熟悉计算机时序电路的设计方法.
二、实验要求设计一个计算机时序电路,使它具有:(1)M0、M1、M2和M3四个机器周期状态.
(2)每个机器周期状态均含有T0、T1、T2和T3四个节拍电位.
(3)每个节拍电位中含有三个完整的时钟脉冲CP1、CP2及Φ.
(4)五种不同的指令执行周期:图2.
4.
1时序信号波形·19·*M0*M0+M1*M0+M2*M0+M3*M0+M1+M2+M3上述信号应满足图2.
4.
1所示的时序关系.
三、补充知识1.
FD—CES计算机组成实验仪启停和时序模块(R-P)本模块由运行触发器RUN(7474)、脉冲延迟电路(双单稳74123)等构成.
用于产生RO、RF、Φ、/Φ、MICP等信号.
运行触发器可由控制台启、停键置1或置0,也可由实验计算机停机指令控制停机.
脉冲延迟电路产生Φ、/Φ、MICP等时序信号供实验计算机用.
(1)启停和时序模块逻辑框图和符号说明(图2.
4.
2).
图2.
4.
2启停和时序模块逻辑框图(2)启停和时序模块符号说明:PO:控制台提供,用于微程序计数器MPC的接数、加1、清零的同步脉冲.
RO:为"1",表示运行态.
RF:为"1",表示"停机态"(非运行态),RF=/RO.
Φ、/Φ:用作实验计算机的时钟脉冲,后沿有效.
·29·MICP:用作微指令寄存器MIR的接数脉冲,使MIR在微地址有效1μs后接收微指令,保证微程序存储器有足够的读出时间.
DR:运行触发器数据输入,由实验计算机控制.
RCP:运行触发器接数脉冲,由实验计算机控制.
STOP:按停机键时产生一负脉冲,使RF=1.
SR:接启动键或STEP键时产生一负脉冲,使RO=1.
(3)实验时推荐:PO用作微程序计数器MPC的接数、计数、清零的工作脉冲MCLK.
MICP用作微指令寄存器MIR的接数脉冲MICP,使MIR在微地址有效后约7μs接收从控存中读出的微指令,保证控存有足够的读时间.
Φ、/Φ用作实验计算机的同步时钟,使各类触发器翻转都发生在Φ(/Φ)后沿,使整机性能可靠.
注意:MICP、Φ和/Φ停机时不产生.
2.
指令执行周期,机器周期、节拍周期及时钟脉冲在本实验中,我们假定以M0代表取指令周期,M1表示取操作数周期,M2表示执行周期.
有些指令(如空操作指令)只需M0即取指令周期即可完成;有些指令(如取数指令)需要M0、M1两个周期可完成;有些指令(如转移指令)只需M0、M2即取指令周期加上执行周期即可完成;还有些指令(如加法指令等)则可能需要M0、M1、M2三个周期才能完成.
实验中分别以K1、K2、K3、K4表示这四类指令.
我们设立若干个触发器分别表示各个机器周期.
例如我们分别以三个D型触发器表示取指令周期M0,取操作数周期M1和执行周期M2.
根据前面对K1~K4的定义,我们有表2.
4.
1所示的指令与机器周期关系.
表2.
4.
1指令及机器周期指令类型所需机器周期指令类型所需机器周期K1M0K3M0、M2K2M0、M1K4M0、M1、M2从表2.
4.
1中我们可以看到,K1、K2、K3、K4四种类型的指令均需M0机器周期;而K2、K4两种类型的指令需M1机器周期;K3、K4两类指令需M2机器周期.
同样,节拍周期也可分别用T0、T1、T2、T3表示.
在节拍周期中建立完成某个微操作所需的条件后,由时钟脉冲执行相应微操作.
故节拍周期波形应完全包容时钟脉冲.
例如:执行两个操作数的相加,在加运算节拍周期的前半周,两个加数送算术逻辑运算部件,相加后(即已经完全稳定地产生了各位的进位及各位的和),由时钟脉冲将和打入累加器,进位打入进位寄存器等.
3.
信号的延迟为了使节拍周期信号完全包容时钟脉冲,必须使用一种叫做信号延迟的方法.
计算机中·39·经常使用一种叫单稳态的电路,如74123.
74123为可再触发双单稳多谐振荡器.
每个单稳都有A、B两个控制端:当B='1'时,A端的电平下跳(负阶跃);或A='0'时,B端的电平上跳(正阶跃),都会在其Q端出现一个正脉冲,其脉宽(即维持高电平的时间)取决于外接电容、电阻的量值.
在Q端出现正脉冲的同时,其/Q端则出现一个脉宽相同的负脉冲.
74123的一个较常规用法是将两个单稳'串接'起来,以产生一个完整的延迟脉冲.
具体方法如下:将其中一个单稳的A端接地,B端输入一个正脉冲,将它的Q端接到另一个单稳的端,同时将该单稳的B端接'1'.
这样,在第二个单稳的Q端产生一个经过延迟的正脉冲.
相应的线路及各点波形如图2.
4.
3、图2.
4.
4所示.
图2.
4.
374123应用实例线路图图2.
4.
474123应用实例各点波形图四、实验环境与准备1.
FD—CES计算机组成实验仪2.
示波器3.
万用表4.
时序电路实验板五、基本实验内容(1)使用74123产生节拍与时钟,要求节拍完全包容时钟.
(2)用开关模拟各种不同指令周期,产生所需的机器周期.
六、实验原理用时序电路模块中振荡器脉冲PUL(或单脉3Q)非时序电路的信号源集用、延迟和分频等方法产生各级时序信号,见图2.
4.
5.
可用双单稳触发器74123来实现延迟,用4D触发器74175构成环形计数器来实现分频.
用5个开关表示5种不同的指令执行周期.
用74123的两个单稳对CLK的电平正跳沿延迟t1(t1值由P1、C1决定)产生时钟CP1,再延迟t2(t2值由P2、C2值决定)使双D触发器7474的5Q端为"1",CLK的下跳使Φ为"0".
图2.
4.
6,此7474的另一个触发器用非时序电路启停触发器,由K10置"0",K9置"1".
当K10为"0"时,初始化时序线路.
图2.
4.
7中用一片四D触发器74175产生T0,T1,T2,T3四个节拍电位.
方法是使1D=/(1Q+2Q+3Q),2D=1Q,3D=2Q,4D=3Q.
1D、2D、3D、4D初态是1000.
每当CLK·49·图2.
4.
5实验原理图图2.
4.
6时序图电平正跳时此环形计数器改变状态.
图2.
4.
7中的另一片4D触发器74175被接成环形计数器来产生M0,M1,M2和M3,这四个机器周期信号,其接线方法同上初态为1000.
每当T0电平正跳时,1Q、2Q、4Q改变状态.
表2.
4.
2为K11、K12、K13、K14和K15这五个开关用于选择五种不同的指令执行周期.
其中,"1"为有效.
显然这五个开关不能同时有两个或两个以上为"1".
图2.
4.
7中的"与"门和"或"门用于产生符合所选择的指令执行周期要求的若干机器周期信号.
表2.
4.
2指令周期与机器周期选择指令周期选择机器周期选择K15K14K13K12K11M0M1M2M310000///01000//00100//00010//00001注:表中""表示产生,"/"表示不产生.
值得说明的是:图2.
4.
7线路产生的CP1信号在微程序控制的计算机中,可用作微指令寄存器接数脉冲,而CLK可作为微程序计数器工作脉冲.
这样CP1滞后于CLK时间t1,即为从控存突出微指令的时间.
而Ti为一个微指令周期.
·59··69·七、实验步骤将实验板连至FD—CES上.
(1)根据实验原理图设计实验线路图.
(2)根据实验线路图在FD—CES实验板上组装此时序电路.
(3)用双踪示波器观察各级各点波形并作记录.
(4)调节电阻P1、C1和P2、C2的值使时钟Φ的前后沿都包含在节拍电位之中.
八、问题与思考有些指令,如除法指令,在遇除数为零时,立即终止执行,而除数不为零时可继续执行,在时序电路中将如何实现·79·实验5总线传输实验一、实验目的掌握总线传输的基本原理及使用要点.
二、实验要求(1)代码总线的实施.
(2)控制代码在挂靠总线各寄存器之间的传输.
三、补充知识1.
总线与三态门关于总线的定义、分类及通信方式、组成与特性等,在《计算机组成原理教程》中"计算机系统结构的总线"中已有详尽的描述.
本实验涉及的总线为同步传输总线.
总线传输最关键的一点就是'每一时刻只能传输一种代码'.
即不允许两路代码同时在总线上出现,或称"打架".
为此,必须严格规定每一路挂靠在总线上的代码,应由三态门控制.
即代码不允许直接挂在总线上,而应经三态门后再连到总线.
因此如果代码源(一般为寄存器)输出有三态门则它可直接挂到总线上,但必须保证其三态门的开门控制信号在平时是关闭的,仅在要求将该寄存器内的代码送往总线时才开启.
而如果代码源的输出原本没有三态门,则其输出不能直接连到总线上,而需另加三态门后,方可连接.
呈高阻态的器件连到总线上不影响总线传输的代码.
输出带三态门的寄存器常用的有74373、74374等.
而输出无三态门的寄存器常用的有74377、7474等.
当需要将某个74377的输出连到总线时,在74377的输出端必须连接三态门,再把这三态门的输出连到总线上去.
常用的三态门有74244、74245、74240、74241等.
2.
FD—CES计算机组成实验仪总线缓冲模块结构FD—CES实验仪设置了两组总线,即宽8bit的内部数据总线IDB和外部数据总线ODB,宽11bit的内部地址总线IAB和外部地址总线OAB,它们将实验仪提供的基本功能模块连接起来.
总线缓冲模块用于对总线信息进行控制传输和驱动.
本模块由三片三态总线传输器件(两片74245、一片74125)组成.
其中一片74245用于控制数据线的双向传送,另一片74245和一片74125用于控制地址总线的单向传送.
(1)总线缓冲模块逻辑框图图2.
5.
1是总线缓冲模块逻辑框图.
(2)总线缓冲模块符号说明IDB7~IDB0:内部数据总线·89·图2.
5.
1总线缓冲模块逻辑框图ODB7~ODB0:外部数据总线IAB10~IAB0:内部地址总线OAB10~OAB0:外部地址总线B1:控制IAB→OAB(低电平有效)B2:控制数据总线传送方向:为"1",IDB→ODB;为"0",ODB→IDBB3:允许数据总线传送(低电平有效)3.
总线缓冲模块的工作原理和使用方法(1)地址总线的传送地址总线的传送指的是内部地址总线IAB到外部地址总线OAB的单向传送,这由一片74125(U26)和一片74245(U27)实现,其中74125传送地址高3位,74245传送地址低8位.
控制信号是B1,低电平有效.
(2)数据总线的传送数据总线的传送是双向的,采用一片74245(U28)来实现,控制信号是B3和B2.
其中B3为高电平时不允许数据总线传送,B3为低电平时允许传送,而传送方向则由B2决定,B2为低电平时ODB→IDB,B2为高电平时IDB→ODB.
实验时推荐将B3接RF,使实验计算机运行时始终允许数据传送.
而B2信号的设计应考虑到以下诸多因素:*读内存时,B2应为低电平,使ODB→IDB;*键盘输入时,B2应为低电平,使ODB→IDB;*写内存时,B2应为高电平,使IDB→ODB;*输出打印时,B2应为高电平,使IDB→ODB.
另外,如果实验者采用构造"IO询问口"并用读"IO询问口"的方法来判知外设(键盘、打印机)的工作状态(KB、PB),那么,读"询问口"时B2也应为高电平,使IDB向ODB传输,以便在显示器上观察外设的工作状态.
不允许ODB→IDB,使KB、PB能通过"IO询问口"传输到IDB.
·99·综上所述,数据总线传送控制信号设计可归结如表2.
5.
1所示,需由实验者构造的有关线路参见图2.
5.
2.
表2.
5.
1数据总线传送控制信号操作/控制B3RCOAB10·OAB2B2(询问口)→IDB0011ODB→IDB0000IDB→ODB01*1不传送1***图2.
5.
2"IO询问口"参考线路四、实验环境与准备1.
FD—CES计算机组成实验仪2.
万用表3.
总线传输实验模块五、基本实验内容(1)寄存器与寄存器之间通过总线传输代码.
(2)寄存器与存储器之间通过总线传输代码.
六、实验原理总线传输实验原理图(图2.
5.
3)(1)74244为接入传输实验所需的数据,该数据由8个开关给出.
(2)数据从74244传至总线后,要求在74374—R1、74374—R2、6116以及74377之间传递.
(3)74374的D端从总线接收数据,Q端代码由OUT控制向总线输出.
故虽其D、Q端均挂在总线上,但数据流向不同.
(OUT由开关控制,CLK接脉冲).
(4)6116的数据口'挂'在总线上,当其CE端为有效电平时,由R为低电平决定从6116读出数据送至总路,而由W为低电平决定将总线上的数据写入6116.
(CE、R、W均可由开关控制)它的地址也可由开关设定.
·001··101·七、实验步骤将总线实验板接入FD—CES,进行下列实验.
例1:数据99H→R1,数据77H→R2,并在R3显示是否正确.
(1)使总线处于浮空状态:(置K8~K15为"1").
(2)使R1接数为99H.
(3)将K8①短路块插上.
(4)置K0~K7为99H(即10011001).
(5)使74244开通(置K8为'0')L0~L7显示为10011001.
(6)将K11⑤短路块插上(将K12拨动一次置K11为'0'),R1输出为99H(K13拨动一次).
(7)关闭74244传输(置K8为'1'),总线应为99H(置K11为'1'),总线处于浮空,L0~L7显示全'1'.
(8)使R2接数为77H.
(9)置K0~K7为0111001111(即77H).
(10)使74244开通(置K8为'0'),总线上L0~L7显示为01110111.
(11)将K9④短路块插上(置K9为'1'),将K10拨动一次,R2=77H.
(12)关闭74244传输(置K8、K9为"1"),总线处于浮空,L0~L7显示全"1".
如要检验R1内容是否为99H,执行如下操作:(1)开放R1输出:(置K11、K12为"0").
(2)使R3接数:(将K13拨动一次)L16~L23应显示10011001.
(3)关闭R1输出(置K11为"1"),总线处于浮空,L0~L7显示全"1".
如要检验R2内容是否为77H,执行过程方法与R1相同.
例2:把(R1)=9H和(R2)=77H互换.
(1)置地址开关K16~K23为00000000(RAM0号单元).
(2)将K14②短路块插上.
(3)开放R2输出(置K9为'0')(R2),77HL0~L7显示01110111.
(4)写入RAM0号单元(置K14为'0'),RAM0号单元内容为77H.
(5)关闭RAM写入(置K14为'1').
(6)关闭R2输出(置K9为'1'),总线处于浮空.
L0~L7显示全'1'.
(7)置地址开关K16~K23为00000001(RAM1号单元).
(8)开放R1输出(置K11为'0'),(R1)=99H,L0~L7显示10011001.
(9)写入RAM1号单元(置K14为'0'),RAM1号单元内容为99H.
(10)关闭RAM写入(置K14为'1').
(11)关闭R1输出(置K11为'1'),总线处于浮空,L0~L7显示全'1'.
(12)将K15③短路块插上.
(13)读RAM1号单元内容(99H)(置K15为'0'),L0~L7显示10011001.
(14)使R2接数:(置K9为'0'),将K10拨动一次(R2)=99H.
(15)关闭RAM读出及R2输出,(置K15、K9为"1"),总线处于浮空,L0~L7显示全'1'.
·201·(16)置地址开关K16~K23为00000000(RAM0号单元).
(17)读RAM0号单元内容(77H),(置K15为'0'),L0~L7显示01110111.
(18)使R1接数(将K12拨动一次)(置K11为'0'),(R1)=77H.
(19)关闭RAM读出及R1输出,(置K15、K11为'1',K12为'0'),总线处于浮空L0~L7显示全'1'.
如要检验R1和R2互换结果是否正确:(1)可将R1或R2内容送到总线上显示L0~L7.
(2)也可将R1或R2内容送到R3中显示L16~L23.
八、问题与思考是否允许挂在总线上的两个寄存器同时接收同样挂在该总线上的某一个寄存器送出的代码·301·实验6整机实验之一一、实验目的(1)了解并掌握微程序控制方式的计算机设计方法.
(2)通过设计、组装及调试,培养分析问题和解决问题的能力.
(3)熟悉FD—CES计算机组成实验仪的功能及操作方法.
二、补充知识1.
FD—CES计算机组成实验仪指令部件模块介绍通常,指令部件由指令寄存器、程序计数器和指令译码器三部分组成.
其中,指令寄存器用来存放计算机当前执行的指令码,其基本组成是操作码和操作数的地址码;程序计数器也即指令地址寄存器,用来存放下一条指令或下一指令字节的地址码,平时处于加1计数状态,当遇到转移指令且转移条件满足时接收转移地址;指令译码器用来翻译操作码,以产生相应的控制信号.
图2.
6.
1是指令部件模块逻辑框图和器件排列图.
指令部件模块符号说明:GI:IR1的接数控制电平(低电平有效)CI:IR1的接数控制脉冲(正跳变有效)CL:IR2的接数控制脉冲(正变跳有效)OI:IR1、IR2输出到IAB的控制电平(低电平有效)P+1:PC的加1计数控制电平(高电平有效)CLR:PC的清零控制电平(低电平有效)LP:PC的接数控制电平(高电平有效)CK:PC的工作脉冲(负跳变有效)*WPC:控制台写PC信号(停机时按"启动"键后产生)PCO:PC输出到IAB的控制电平(低电平有效)*RO:运行时RO=1*RF:停机时RF=1I7~I0:IR1的状态引出,供引用注:IR2的状态未被引出;*者不用实验计算机控制.
2.
指令部件模块的工作原理由图2.
6.
1可见,本模块主要包含指令寄存器和程序计数器.
指令译码部分需用户设计构造.
下面分别介绍模块中指令寄存器和程序计数器的工作原理和使用方法.

(1)指令部件模块中的指令寄存器指令寄存器共16位,分IR1和IR2,用来接收和寄存内部数据总线IDB上的指令信息.
·401·图2.
6.
1指令部件逻辑框图IR1采用74377,IR2采用74374,它们都是8位的寄存器,但工作方式不同.
当IR1(U11)的接数控制端GI为低电平且它的接数控制脉冲端CI出现电平正跳变时接数,它的输出不受控制,作为I7~I0被直接引出,以供使用.
IR2(U10)是三态输出的8位寄存器.
当它的接数控制脉冲端CL出现电平正跳变时接数,当它的输出控制OI为低电平输出,OI为高电平时IR2输出呈高阻.
·501·由于模块仅将IR1的状态(I7~I0)引出,故无论单字节或双字节指令,不仅操作码必须由IR1提供,而且对于寄存器堆操作类指令,寄存器选择段也必须由IR1提供,这一点在设计指令格式时应给予注意.
对于双字节指令,IR1存放指令的第一字节,IR2存放指令的第二字节.
第一字节可存为指令操作码,也可包含寄存器选择码和操作数地址码高3位,视具体指令而定.
当OI为低电平,IR1的低三位通过74244(U1)连IAB10~IAB8、IR2的输出连IAB7~IAB0.
根据本模块的指令寄存器结构特点设计的指令系统,指令条数至多可达256条(当IR1为纯操作码时);指令长度可为单字节或双字节;指令属性可为M型(存储器型)RR型(寄存器—寄存器型)MR型(存储器—寄存器型),等等.
(2)指令部件模块中的程序计数器程序计数器共11位,分PC1(PC0~PC3)、PC2(PC4~PC7)、PC3(PC8~PC10),由U5、U4、U3三片可预置数的4位二进制同步计数器74163构成.
它具有接数、计数、清零等功能.
下面分别介绍程序计数器在停机状态启动时的工作过程:①停机状态时PC的工作情况停机状态启动时,按控制台的启动键STRT或单步键STEP,使PC接收外部地址总线OAB上由控制台键入的启动地址.
②运行时PC的工作情况每当需要取下条指令或取指令的下一字节时,应控制PC为计数状态.
由于运行状态时写PC=0、RO=1,故只要控制LP=0(使74163的LOAD为高电平)、CLR=1、"P+1"=1,便使PC为计数状态.
每当工作脉冲CK电平出现负跳变(PC的CLK端出现上跳变),PC便计数加1.
PC的高3位和低8位的状态可分别通过控制传送门74244(U1)和74245(U2)送到内部地址总线IAB,其传送控制信号为PCO,低电平有效.
程序运行中遇跳转指令时应控制PC为接数状态,使PC接收指令寄存器中的转移地址.
执行跳转指令时应使信号OI为低电平(使指令寄存器中的转移地址信息被传达到PC的数据输入端),使PC的清零信号CLR为高电平,使LP为高电平.
这样,当工作脉冲CK电平负跳时,PC便接受转移地址.
注意:对于条件跳转指令,应当条件满足时才使LP为高电平.
运行时PC还可接受IAB的信息,这为实现硬件堆栈和处理中断等提供了方便.
3.
指令部件模块的使用使用指令部件模块的要点可归纳为:(1)指令系统的指令条数最多可达256条(若IR1为纯操作码).
(2)指令长度可为单字节或双字节.
(3)无论单字节或双字节指令,指令操作码和寄存器选择码均需由IR1提供.
(4)停机(RF=1)启动(WPC有效)时,控制台设置的首地址经OAB置入PC.
(5)运行时(RO=1),通常情况下,欲取下条指令或指令的下一字节时应控制PC加1计数.
对转移指令,当转移条件成立时,应使LP信号有效,使PC接收指令寄存器提供的转移地址.
·601·对于双字节指令,IR1存放指令第一字节,可为纯操作码,或含寄存器选择码、操作数地址高3位等.
在指令第二字节为操作数地址低8位时,IR2可存放该8位地址.
对于需要操作寄存器堆的指令,实验时应根据IR1提供的寄存器选择段(段数和每段位数由指令格式确定)以及有关的微操作控制信号来设计构造寄存器选择信号B、A.
下面举例说明.
例1:若寄存器堆作为运算器的通用寄存器组,有关指令(如ADDARi)格式中只含一个寄存器选择段Ri,段长2位,占IR1的低2位即I1、I0.
则只要把I1、I0两位分别连接控制寄存器选择信号B、A即可,十分简单.
I1I0为00时选R0,I1I0为01时选R1,I1I0为10时选R2,I1I0为11时选R3.
例2:若寄存器堆作为运算器的累加器组,有关指令(如ADDAi,Aj)格式中含Ai、Aj两个寄存器选择段,每段长2位,分别占IR1的I4、I3和I1、I0.
则可采用如下所示线路来产生寄存器选择信号B、A.
图2.
6.
2中,74157是二选一集成电路,"选Aj"信号由微指令某位控制.
"选Aj"为0时,寄存器选择信号B、A由I4、I3两位决定,选中某个寄存器作为Ai;"选Aj"为1时,寄存器选择信号B、A由I1、I0两位决定,选中某个寄存器作为Aj.
见表2.
6.
1、表2.
6.
2.
图2.
6.
2B、A的产生线路图表2.
6.
1"选Ai"与A、B的关系表"选Ai"BA0I4I31I1I0表2.
6.
2I4、I3(I1、I0)与Ai(Aj)的关系表I4(I1)I3(I0)Ai(Aj)I4(I1)I3(I0)Ai(Aj)00A010A201A111A3本模块主要由11位微地址计数器MPC(74163*3)、2K*24bit的控存CM(6116*3)及24位微指令寄存器MIR(74377*3)组成.
停机时,控存可由控制台读/写;实验计算机运行时,控存处于读状态.
微指令寄存器MIR的24位被引出,供实验者按设计方案要连到机内相应的控制端.
4.
微程序控制模块逻辑框图和符号说明图2.
6.
3是微程序控制模块逻辑框图.
(1)微程序控制模块符号说明:MCLR:MPC清零控制(低电平有效)·701·图2.
6.
3微程序控制模块逻辑框图MCLK:MPC工作时钟(电平正跳有效)MLD:MPC接数控制(低电平有效)MP+1:MPC加1计数控制(高电平有效)MD10~MD0:MPC输入,决定微程序首址,可由指令操作码编码产生*WXF:控制台写存储器*RXF:控制台读存储器*RF:停机时RF=1*MF:M/CM开关拨向右边时,MF为"0",表示选控存·801·*CM23~CM0:控制台和控存数据端的接头MIG:MIR的接数控制(低电平有效)MICP:MIR的接数脉冲(电平正跳有效(机内已连时序模块的MICP))M23~M0:MIR的输出,供引用注:*者不用实验计算机接线控制.
(2)微程序控制模块的工作原理和使用方法微程序控制模块中的控存CM由U38、U39、U40三片2K*8bit静态RAM电路6116组成,构成2K*24bit的控存.
停机时(RF=1)可由控制台对控存进行读/写,微地址由OAB经74157提供.
图2.
6.
3中RXF、WXF分别为控制台读存储器、写存储器信号,均为"0"有效;MF为内存/控存选择开关M/CM状态信号,开关置右时,MF=0,控制台可读/写控存.
运行时(RF=0)控存的工作与M/CM开关状态MF无关,此时控存处于只读不写状态.
控存的微地址由微程序计数器MPC经二选一电路74157提供.
控存中读出的微指令一方面作为信号CM23~CM0送控制台显示,另一方面可寄存到微指令寄存器MIR中.
表2.
6.
3归纳了对控存的控制信号及对应的工作方式.
表2.
6.
3对控存操作及控制RFMFRXFWXF操作1001停机时控制台读控存1010停机时控制台写控存0*11运行时读控存本模块中的微指令寄存器MIR由U41、U42、U43三片8位寄存器74377组成.
当MIR的接数控制电平MIG为0且接数控制脉冲MICP电平正跳时,MIR接受从控存中读出24位微指令,MIR的输出M23~M0信号被引出,供实验者按设计方案连接使用.
例如,若设计时确定运算器模块中的算术运算部件ALU的操作控制信号/Cn、M、S3~S0由M23~M18控制,则应将M23~M18分别接/Cn、M、S3~S0.
微程序计数器MPC由U33、U35、U36三片4位二进制同步计数器74161组成,它具有清零、计数、接数和保持功能.
MPC的工作方式及其控制如表2.
6.
4所示.
5.
几点说明(1)若实验计算机指令系统规模不大(指令条数较少、功能较简单、所需控制信号较少),则微指令可采用全水平、不编码、纯控制场格式.
24位微码(M23~M0)可至少表示24个不同的微操作控制信号.
(2)控存的顺序控制可采用计数增量方式.
每条指令的微程序存放在控存的若干连续单元中.
(3)每条指令的微程序入口地址可由指令操作码的编码形成.
微程序入口地址由MD10~MD0决定,指令操作码最多8位(若IR1为纯操作码),故通常在操作码前添加X位、后面添加Y位,形成11位的微程序首地址接MD10~MD0.
通常前面加X位0,后面加Y位1,·901·Y位数决定了每段程序的最大长度.
表2.
6.
4MPC的操作控制控制信号MCLRMLDMP+1MCLK操作0***清零(0→MPC)10*↑并行接数(MD→MPC)111↑加1计数(MPC+1→MPC)110*保持(MPC不变)(4)停机启动时,使微程序计数器MPC清零,控存的零号单元存放取指微指令.
(5)每段微程序结束时使MCLR为0,从而清零MPC.
或者每段微程序均以取指微指令结束,为取下条指令做准备.
(6)可以将"MP+1"信号恒接"1".
根据表5.
4可知:当MLD、MCLR都不为"0"时,MPC加1计数,即每条指令的程序在执行中MPC加1计数以能逐条取出微指令;当MCLR为"0"时MPC清零;当MCLR为"1"而MLD为"0"时,MPC接收MD10~MD0信息,实现散转.
三、实验环境与准备1.
FD—CES计算机组成实验仪2.
示波器3.
万用表四、基本实验内容设计、组装并调试微程序控制方式的实验计算机,这包括:(1)设计实验计算机的结构:运算器结构,I/O选用与使用方式等.
(2)设计指令系统.
(3)编写各指令操作时刻表(即什么指令第几拍在什么条件下执行什么微操作).
(4)设计微指令编码.
(5)根据(3)、(4)编写各指令的微程序.
(6)设计实验接线表.
(7)编写调机程序及应用程序.
(8)组装实验计算机并调试.
五、实验原理对FD—CES计算机组成实验仪提供的硬件资源进行选择组合,设计成一台微程序控制的实验计算机.
·011·六、实验步骤(一)实验计算机的设计、组装、调试1.
实验计算机的设计本阶段的任务是设计一套严密而详细的实验计算机技术资料,以供实施.
(1)确定设计总要求,这包括:①实验计算机是否使用外设(键盘和打印机),以什么方式使用外设(程序查询IO方式还是中断IO方式).
②实验计算机运算器采用什么结构(如多通用寄存器结构、多累加器结构等).
③实验计算机功能和用途(如可对键盘输入的两个2位十进制数进行四则运算,由打印机输出结果).
④实验计算机指令系统规模(共有多少条指令,指令功能等).
(2)设计整机逻辑框图根据设计要求,对实验仪硬件资源进行逻辑剪辑组合,便可设计出该实验计算机的整机逻辑框图.
图2.
6.
4和图2.
6.
5是两种较典型的实验计算机整机逻辑框图.
为利于调试,应在逻辑框图上标明各器件的控制信号及必要的输出信号.
如果实验计算机不使用外部设备,那么整机逻辑框图如图2.
6.
6,很简单.
如果实验计算机不使用外部设备,也不使用寄存器堆模块,那么其整机逻辑框图更简单.
(3)设计指令系统需确定实验计算机的指令系统具体由哪些指令组成,包含哪几种类型指令,指令操作数有哪几种寻址方式,以及指令编码等.
这要兼顾必要性(编程方便)和可行性(硬件条件).
①指令类型指令系统可含以下类型的指令:a.
算术/逻辑运算类指令如加法、减法、取反、取补、逻辑与、加1、减1等指令.
b.
移位操作类指令如带进位或不带进位的移位、算术移位或逻辑环移等指令.
c.
数据传送类指令通常指CPU内部寄存器之间传送或累加器与寄存器间的数据传送指令,如:MOVA,RiMOVRi,Rjd.
程序跳转控制类指令跳转指令分无条件跳转和有条件跳转指令.
"条件"可以是运算器的一些状态标志(如累加器内容为零标志ZD、进位标志CY、累加器最高位状态A7、累加器最低位状态A0),也可以是外设的状态标志(键盘有键入标志KB、打印机空闲标志PB).
如:JMPaddr必转JZaddr条件ZD=1时跳转JCaddr条件CY=1时跳转JNKBaddr条件KB=0时跳转·111··211··311··411·e.
存储器操作类指令即存储器读/写指令.
一般指的是把内存某单元内容读到累加器或将累加器内容写入某内存单元.
如:LDAaddr(addr)->ASTAaddr(A)->addrf.
输入输出类指令由于FD—CES提供的外设(键盘和打印机)和内存统一编址(以地址最高位区别,为0或1区分内存或外设),所以外设可以和内存统一操作指令.
对于运算器采用多累加器结构的实验计算机(如图2.
6.
5),设计其指令系统时也应体现出"多累加器"的特性.
如:ADDAi,Aj(Ai)+(Aj)->AiRRCAi,Aj(Aj)带CY右环移一位->AiMOVAi,Aj(Aj)->AiMOVAi,@Aj(I2.
I1.
I0(Aj))->AiLDAi,addr(addr)->AiSTAi,addr(Ai)->addr②指令操作数寻址方式及其编码a.
单累加器多寄存器结构操作数寻址方式根据FD—CES提供的硬件条件,单累加器多寄存器结构的实验计算机指令的操作数寻址方式至少可有以下几种:(a)直接地址寻址11位操作数地址由指令第一字节低3位和第二字节8位直接给出.
例:LDAaddr(addr)->ASTAaddr(A)->addr第一字节第二字节a10a9a8a7a6a5a4a3a2a1a0操作码11位操作数地址注:a10=0,addr为内存地址;a10=1,addr为外设地址.
(b)寄存器直接寻址指令(第一)字节含寄存器选择码,决定选哪个寄存器并对其操作.
例:单字节指令MOVA,Ri(Ri)->A操作码及Ri选择码例:双字节指令MOVRi,#datadata->Ri第一字节第二字节操作码及Ri选择码data·511·(c)寄存器间接寻址指令(第一)字节低3位I2I1I0为0**,它是操作数地址高3位(或称页面号),其中**两位是寄存器Ri选择码.
该寄存器内容作为操作数地址低8位(页内地址).
例:单字节指令MOVA,@Ri(0**(Ri))->AMOV@Ri,A(A)->0**(Ri)Ri选择码0**操作码页面号(d)立即数寻址指令第二字节8位为立即可操作的数据.
例:MOVA,#datadata->AMOVRi,#datadata->Ri第一字节第二字节操作码及Ri选择段8位立即数datab.
多累加器结构操作数寻址方式对于运算器采用多累加器结构的实验计算机,其指令系统操作数寻址方式也可有多种.
指令第一字节除含有操作码以外,通常含一个或两个累加器选择码段.
例如:(a)直接地址寻址例:双字节指令LDAiaddr(addr)->Ai指令第一字节低3位和指令第二字节8位构成11位操作数地址,指令第一字节高5位含有累加器Ai选择码段.
a10a9a8a7a6a5a4a3a2a1a0操作码及Ai选择码11位操作数地址addr(b)累加器直接寻址例:单字节指令MOVAi,Aj(Aj)->Ai指令(第一)字节含有两个累加器选择码段,分别用于选择Ai和Aj.
操作码及Ai选择码Aj选择码(c)累加器间接寻址例:单字节指令MOVAi,@Aj(0**(Aj))→Ai指令(第一)字节含有两个累加器选择码段,而且低3位0**决定访内地址高3位(页面号),Aj的内容决定访内地址低8位(页内地址).
Aj选择码0**·611·操作码及Ai选择码页面号(d)立即数寻址例:双字节指令MOVAi,#datadata->Ai指令第一字节中含有一个累加器选择码段.
第一字节第二字节操作码及Ai选择码8位立即数data(4)设计指令执行流程应根据实验计算机整机逻辑图来设计指令系统中每条指令的执行流程.

我们知道,一条指令从内存取出到执行完,需要若干个机器周期(节拍).
任何指令的第一个机器周期都是"取指令周期",或称为公操作周期.
而一条指令共需几个机器周期取决于指令在机内实现的复杂程度.
对于微程序控制的计算机设计指令执行流程时,要保证每条微指令所含微操作的必要性和合理性,防止微操作之间有时序冲突.
为此要分析:*哪些微操作信息可以安排在同一条微指令中;*哪些微操作信息必须安排在同一条微指令中;*哪些微操作信息不能安排在同一条微指令中.
另外,还应记住:总线IAB、IDB、OAB、ODB仅是传输信息的通路而已,无寄存信息的功能;利用总线传输信息时要保证信息的唯一性(即不能有一个以上器件向总线发送信息);ALU的输出缓冲器BUFFER仅是三态传输门电路,无寄存功能.
(5)设计微操作控制信号及其实现方法本设计阶段任务是综合实验计算机指令系统各指令执行流程中涉及到的微操作控制信号.
统计总共需多少个微操作控制信号,决定这些信号中哪些由软件(微指令)直接产生,哪些需用硬件(逻辑电路)实现.
设计时应考虑到以下几点:①微指令编码格式微指令长24位,若微指令采用全水平不编码纯控制场的格式,那么至多可有24个微操作控制信号可由微码直接实现.
如果采用编码译码,那么24位微码可实现远多于24个微操作控制信号.
②微操作信号的有效性a.
对于电平有效的微操作控制信号,通常可由微指令码直接实现.
例:ALU的操作控制信号Cn、M、S3、S2、S1、S0可由某6位微指令码直接控制.
又如:运算器模块中暂存器TMP的操作控制信号CT和OT也都是电平有效,故也可用某两位微码直接控制.
b.
对于脉冲型微操作控制信号,通常需外加门电路实现.
例:内存的读控制信号RC宜采用负脉冲,以保证内存读出数据的可靠性.
可以用"与"门实现RC=/(Mi·Φ)(i)或者用"或"门实现RC=Mi+/Φ(ii)·711·式中Mi为微指令某码位,它的意义是"读内存"需要读内存时,Mi应有效.
若采用式(i),则Mi为"1"有效;若采用式(ii),则Mi为"0"有效.
两种方法等效,均可在需要读内存时得到负脉冲型的RC信号.
此外,写内存控制信号WC和写寄存器堆控制信号WR也都宜负脉冲有效,实现方法与RC类似.
③器件的操作条件a.
对需要多个操作信号的器件有不少器件,它执行某种操作需要多个微操作控制信号同时有效.
对此,通常可将其中某个(某些)信号事先固定准备好.
例如:累加器A(74198)的操作至少需要X0、X1和CA3个控制信号,其中X0、X1是电平有效,CA是电平正跳变有效.
我们不妨把CA固定接/Φ(后沿有效),X0、X1分别由微码Mi、Mj控制.
又如:指令寄存器IR1(74377)的接数有GI和CI两个控制信号.
当GI为"0"且CI电平正跳时IR1接数.
我们可把CI固定接/Φ(后沿有效),而GI由某位微码控制产生.
再如:对数据总线传送器件74245,它的操作需B2、B3两个电平型控制信号.
我们可把B3固定接RF使运行时允许74245传送,而传送方向控制信号B2则另处理.
b.
对只需要一个电平跳变有效的操作信号的器件有些器件,它执行某种操作只需一个电平跳变信号,通常需外接门电路加以实现.
如运算器模块中的进位触发器CY(7474),它的接数条件仅是CP.
当CP电平正跳时CY接收其D端数据.
可以用"与"门实现CP=/(Mi·Φ),或者用"或"门实现CP=Mi+/Φ.
式中Mi为微指令某码位,它的意义是"CY接数",需要CY接数时Mi应有效.
若采用前面式子,则Mi为"1"有效;若采用后面式子,则Mi为"0"有效.
两种方法等效,均可在需要CY接数时得到正跳变有效的CP信号.
(6)设计微指令格式本阶段设计是决定24位长的微指令是否分段定义各段段长;决定微指令各码位含义和有效性;对其中尚需用硬件作后继处理的信号加以注明,如M0~RC,表示对M0尚需作后继处理才能产生有效的RC信号(注:RC为读内存控制信号,负脉冲有效).
对于那些允许同时有效且有效性一致的微操作控制信号可以合用一个微码表示.

如果实验计算机指令系统规模较小,功能也不太复杂,那么通常情况下推荐采用全水平不编码纯控制场的微指令格式.
(7)确定微程序控制方式这阶段设计任务包括设计各微程序入口地址的形成方法和控存的顺序控制(即下地址形成)方法.
①确定微程序入口地址形成方法比较简易的方法是以指令操作码(8位)为核心扩展成11位的微程序地址即MD10~MD0,这种方法称为"按操作码散转".
·811·如果指令系统仅8条指令,IR1的I7I6I5为指令操作码,每条指令执行不超过4拍,即微程序可由多至4条微指令组成(见图2.
6.
7),那么可按图2.
6.
8形成各微程序首地址,见表2.
6.
5.
表2.
6.
5按指令操作码散转指令操作码I7I6I5微程序首址MD10~MD0指令操作码I7I6I5微程序首址MD10~MD0000003H100013H001007H101017H01000BH11001BH01100FH11101FHMPC000H003H007H00BH00FH013H017H01BH取指微指令图2.
6.
7控存分布举例·911·②确定控存的顺序控制方法控存的顺序控制方法即控制模块的组成原理,推荐采用计数增量方法.
即每段微程序执行过程中MPC加1计数指向下一条微指令地址.
(8)编写各指令的微程序根据指令流程和微指令格式仔细地逐条填写微指令各码位.
为减少填写错误,可先把本条微指令用到的微码(微操作控制信号)按预定的有效性填入,检查无误后,再对本条微指令用不到的微码(微操作控制信号)填入与预定的有效性相反的代码核对无误后,最后将这24位微码缩写成6位十六进制微指令.
图2.
6.
8微程序首址形成举例(9)设计实验接线表这张接线表须仔细设计,因为它是组装实验计算机的依据.
为此:①为避免遗漏,应按模块逐个归纳整理,明确各模块中各器件各控制信号的处理方法.
②对于模块中不用的器件,也应有所处理.
例如:某实验计算机不使用寄存器堆,但仍需对寄存器堆操作信号作必要控制,把读寄存器堆信号RR接"1"(使其无效),以防止实验计算机内数据流受寄存器堆信息干扰.
又如:某实验计算机的运算器不使用暂存器TMP,则务必将其输出控制信号OT接"1"(使其无效),以防止实验计算机内数据信息混乱.
再如:某实验计算机无停机指令,则应把运行触发器数据输入信号DR接"1"或将该触发器接数脉冲信号RCP接"1",以防止实验计算机运行中意外停机.
③尽量减少外接器件,以降低实验计算机成本,节省接线时间,提高实验计算机可靠性.
(10)编写调试程序实验计算机调试程序通常包括:存取类指令调试程序、传送类指令调试程序、算术逻辑类指令调试程序、跳转类指令调试程序和IO设备调试程序等.
下面对IO设备调试程序作些讨论.
对程序IO方式,CPU使用外设时须先用程序询问外设状态,判知该外设可使用后再进行数据的输入输出,见图2.
6.
9.
图2.
6.
9程序查询IO·021·CPU获知外设状态的方法不止一种.
编程时要考虑硬件背景和指令系统.
①若实验计算机已有用户构设的如图2.
6.
10所示的IO状态询问口(以下简称"询问口")线路,则可这样编写键盘和打印机工作程序:KEY:LDA404H;读询问口,KB被读入累加器最低位JA0KEY;若KB为"1",则继续读询问口,等待有键入IN:LDA401H:读键值送累加器A(注:若键盘设备号为401H)…;键值处理PRINT:LDA404H;读询问口,PB被读入累加器最高位RLCA;使PB移入CYJCPRINT;若PB为1,则继续读询问口,等待打印机空闲OUT:…;装配打印数据STA402H;输出打印(注:若打印机设备号为402H)图2.
6.
10IO状态询问口线路②若指令系统中有以外设状态为条件的跳转指令,则实验者不必构设上述"询问口",而需在设计程序计数器PC接数控制信号LP时兼顾到KB和PB这两个条件,能使KB为"1"或PB为"1"时LP为"1"有效,使程序计数器PC接受转移地址.
这种方法的键盘和打印机工作程序可如下编制:KEY:JKBKEY;查KB,若KB为"1"则等待有键入LDA401H;读键值…;键值处理PRINT:JPBPRINT;查PB,若PB为"1"则等待打印完STA402H;输出打印…(11)编写应用程序用实验计算机指令系统编写实验计算机应用程序,例如四则运算程序、图形打印程序等.
在编写打印程序时,不仅要考虑到CPU与打印机的连接使用方式,还要考虑到打印机本身的性能和打印格式的要求.
2.
实验计算机组装在正式组装前,先查验将要使用的FD—CES实验接线板,认清该板信号接线插座上所标符号,查验将要使用的集成电路型号.
(1)器件排列·121·把要用的集成电路等元器件按功能相对集中地排列.
同一条面包板上的电路插入方向尽可能一致.
(2)信号连线用红导线将各集成电路"+5V"连通,用黑导线将各集成电路"地"连通.
根据所设计的实验计算机接线图表按不同功能部件逐个连线,不同模块或不同类型的信号线最好用不同颜色导线,以便查线和改线.
以上两步不仅要严格按设计方案实施,防止接错线或用错器件以造成逻辑错误,还要注意组装工艺.
因为规整的元器件排列和布线,不但使装配出的实验计算机整洁美观,而且使线路工作可靠,对调试和维修带来便利.
如果元器件排列和接线杂乱无章、不可靠,这不仅外观不整洁,更重要的是电路可靠性差,往往动一根线会使很多线松动.
而由于接触不良造成的故障最难捉摸和排除,会给实验计算机的调试和维修带来很大隐患.
(3)实验接线板安装把实验接线板通过接插件可靠地安装到FC—CES实验仪上并锁定.
然后用万用表电阻档(最好*1Ω档)检查面包板上所插各器件的"+5V"和"地"是否分别和FD—CES的"+5V"和"地"相通,以保证加电后各器件能在正常电源条件下工作.
谨防"+5V"和"地"短路.
3.
实验计算机的调试组装无误,便可进入加电调试阶段,先静态,后动态.
(1)调试准备①测控制台复位功能加电按RET键,应显示CPUREADY字样,表示实验仪监控程序开始工作.
此时信号RO应为"0",RF应为"1",表示处于停机态.
②测控制台启动功能按STRT或STEP键,应显示出C.
P.
U.
R.
E.
A.
D.
Y字样,此时信号RO应为"1",RF应为"0",表示处于运行态.
③输入微程序将开关M/CM置右端,在停机态从键盘或从外存EEPROM将微程序输入到控存.
④输入程序将开关M/CM置左端,在停机态从键盘或从外存EEPROM将程序输入内存.
(2)程序调试①以连续方式运行程序如果对实验计算机前期研制工作把握较大,那么不妨先以连续运行方式运行程序:按RET键,然后键入程序首地址,再按STRT键,使实验计算机全速运行某段或某个程序,然后检查该程序运行结果.
如结果正确,再以连续方式运行另一段或另一个程序;如结果不正确,则应改用单拍方式运行.
②以单拍方式运行程序由于单拍方式运行程序过程中,控制台会显示每拍的OAB和ODB或微指令信息,以供分析判断该拍执行情况,所以此方式适合调试较复杂或有故障的程序.
当发现某一拍显示的信息不对时,应立即停下.
根据指令执行流程,用万用表检测有关的微操作控制信号和数据信息.
·221·(二)研制一台最简单的实验计算机1.
选择实验计算机结构,设计指令系统无外部设备;运算器采用单累加器无通用寄存器结构;寻址方式采用直接寻址;指令系统由以下4条指令组成:指令编码第一字节第二字节助记符功能I7I6I5I4I3I2I1I000***0a9a8a7……a0ADDA,addr(A)+(addr)→A01***0a9a8a7……a0LDA,addr(addr)→A10***0a9a8a7……a0STA,addr(A)→addr11***0a9a8a7……a0JMPaddraddr→PC结构图见图2.
6.
11.
图2.
6.
11整机逻辑框图·321·2.
排微操作指令功能节拍微操作控制信号控制信号的有效性取指微指令取指令根据指令操作码实行微程序入口地址散转T0(PC)→IAB→OAB→M(M)→ODB→IDB→IR1(PC)+1→PC(MD)→MPC接数PCO,B1RC,B2,B3,CI,GIP+1,CKMLD0,00,0,0,↑,01,↓0ADDA,addr(A)+(addr)→AT1(取指令第二字节)(PC)→IAB→OAB→M(M)→ODB→IDB→IR2(PC)+1→PCPCO,B1RC,B2,B3,CLP+1,CK0,00,0,0,↑1,↓T2((A)→ACT)(A)→BUFFER→IDB→ACTOB,CC,CG0,↑,0T3((A)+(addr)→A)(IR1,IR2)→IAB→OAB→M(M)→ODB→IDB→TMP(ACT)+(TMP)→AOI,B1RC,B2,B3,CT,OTCn,M,S3,S2,S1,S0,CA0,00,0,0,1,01,0,1,0,0,1,↑LDAaddr(addr)→AT1(取指令第二字节)(PC)→IAB→OAB→M(M)→ODB→IDB→IR2(PC)+1→PCPCO,B1RC,B2,B3,CLP+1,CK0,00,0,0,↑1,↓T2((addr)→A)(IR1,IR2)→IAB→OAB→M(M)→ODB→IDB→TMP→ALU→AOI,B1RC,B2,B3,CT,OTCn,M,S3,S2,S1,S0,CA0,00,0,0,1,01,1,1,0,1,0,↑STAaddr(A)→addrT1(取指令第二字节)(PC)→IAB→OAB→M(M)→ODB→IDB→IR2(PC)+1→PCPCO,B1RC,B2,B3,CLP+1,CK0,00,0,0,↑1,↓T2((A)→addr)(IR1,IR2)→IAB→OAB→M(A)→BUFFER→IDB→ODB→MOI,B1OB,B2,B3,WC0,00,1,0,0JMPaddraddr→PCT1(取指令第二字节)(PC)→IAB→OAB→M(M)→ODB→IDB→IR2(PC)+1→PCPCO,B1RC,B2,B3,CLP+1,CK0,00,0,0,↑1,↓T2(addr→PC)(IR1,IR2)→PCOI,LP,CK0,1,↓注:在此指令系统中,累加器A无左、右移操作,故X1,X0,均固定接'1'.
3.
设计微指令编码(1)由于该实验计算机较简单,指令系统仅4条指令,所需控制的微操作较少,故微指令采用直接编码法,即控制场的每一位直接表示一种微操作命令.
微指令编码及各位有效电平:232221201918171615141312MS3S2S1S0CnOICL′/CGOTLP01*00111109876543210OBGIP+1/MLDWC′RC′CA′001*0001****(2)对各部件微操作信号的考虑①运算器模块:*ACT:对74377八D触发器,只有在其输入控制端CG为低电平时,其脉冲端CC的脉冲才能将IDB代码打入.
故这两个信号只需控制CG,而CC则接/Φ.
即尽管CC端一直有脉冲来,但只要CG为高,则ACT内容保持不变.
*TMP:74373为透明锁存器,其输出带三态门.
当其CT端接+5V时,表示接数,如果这时OT为低,则输出即输入(透明);如这时OT为高,则仅接数而输出呈高阻态.
因而实·421·验中仅控制OT端.
而将CT接+5V.
*ALU:其Cn、M、S3、S2、S1、S0作为功能选择控制端,每一个对应一位微码.
*A:在本实验中,累加器A无需移位功能,故将其X1、X0均接+5V,仅控制其脉冲端CA.
*BUFFER:74245为三态双向控制门,其内部已将方向控制端DIR与三态控制端E相连并命名为OB.
当OB为低时,累加器A的输出可通过BUFFER到达IDB,OB为高,则此路不通.
故必须对OB进行控制.
②指令部件模块*IR1:IR1为74377,同样只需控制输入控制端GI,其脉冲端CI则接/Φ.
*IR2:IR2为74374,带三态输出门,无输入控制端,故需对其脉冲端加控制(CL).
IR1、IR2的输出可作为操作数地址或转移地址,其控制端OI由一位微码控制.
*PC:PC为三片74163,具清除、置数、计数功能.
本实验中无需清除功能,故将CLR端接+5V.
在置数、计数控制端均无效时,其脉冲端即使有脉冲,其内容也保持不变,因而脉冲端CK接PO.
置数控制端LP和计数控制端P+1则分别由一位微码控制.
74163输出无三态门,加接三态门后由PCO控制PC与IAB之间的通路.
在前面所排微操作中可以看到P+1与PCO总是同一拍有效,仅相位相反,故两者可由同一位微码控制,只需加一反相器即可.
③内存模块内存模块需控制读、写两个信号.
④总线部件模块*地址总线:地址总线传输方向为单向,即总是由IAB向OAB,其B1接RF,即一旦运行,地址由内部传向外部.
*数据总线:数据总线为双向总线,B3控制三态开启,接RF,即一旦运行,三态门即开.
方向控制B2则由RC′控制,RC′有效(即为低),控制由ODB向IDB,即从内存读数据或指令;RC′无效(为高),控制由IDB向ODB,不影响内部数据总线代码,若这时WC′有效,则正好将ODB内容写入内存.
⑤微程序模块*MPC:MCLR为微指令计数器清零控制端,接RO,在保证运行开始能执行0号单元的取指令微指令后,不再需要清零操作.
由于MPC平时总是顺序执行,故MP+1接+SV,而置功能优先于计数功能,故MLD由一位微码控制.
MCLK则接PO.
*MIR:MIG接OV,总是接收控存读出的微指令,MICP则在时序部件内已接好.
4.
编写微程序(1)原则:①控存0号单元为取指令微指令.
②每条指令对应的微程序的最后一条为取指令微指令.
③控存的顺序控制方法为计数增量方法.
(2)取指令微指令:该指令中由微码控制的微操作信号为:P+1(含PCO)、RC、GI、MLD.
编写时,以上几位取其有效电平,其余取无效电平,而打'*'的微码一般取'0'.
·521·即:0000,0010,0110,1011,0100,0000用十六进制表示即:026B40GI,P+1,MLD,RC′(3)ADDA,addr036FC0CL′,P+1,RC′0225E0CG、OB4C4DD0M,S3~S0,Cn,OI,OT,CP′,RC′,CA′026B40(4)LDAaddr036FC0D44DD0M,S3~S0,Cn,OI,OT,RC′,CA′026B40(5)STAaddr036FC00065A0OI,OB,WC′026B40(6)JMPaddr036FC0007DE0OI,LP026B405.
设计实验接线表(1)微程序入口地址散转:本实验共计4条指令,每条指令对应的微程序至多4条,根据指令操作码I7、I6实施散转:MD10~MD4接GND;MD3接I7,MD2接I6;MD1、MD0接+5V.
这样,4条指令的微程序入口地址分别为:ADDA,addr003HLDAaddr007HSTAaddr00BHJMPaddr00FH(2)微码直接对应元微操作连线M23……MM19……S0M13……OTM22……S3M18……CnM12……LPM21……S2M17……OIM11……OBM20……S1M14……CGM10……GIM9……P+1M7……MLDM5……B2(3)内部控制连线B1……B3……RFMP+1……+5VMCLR……ROMCLK……POMIG……GNDCI……/ΦCK……ΦCLR……+5VCT……+5VX1……X0……+5VCL……/Φ(4)间接控制微操作连线·621·6.
调试程序地址指令指令编码002550038C005LDA0024000602007ADDA,0030000803009STA0048000A0400BJMP005C000C05该调试程序只能单步运行(因无停机指令),再次运行至005单元后(由00B单元的转移指令而来),可停下来检查一下004单元内容是否为D1.
·721·实验7整机实验之二一、实验目的通过熟悉较完整的计算机的设计,全面了解并掌握微程序控制方式计算机的设计方法.
二、实验要求(1)通过编写并调试各类程序验证一台16条指令的实验计算机.
该实验计算机为:①运算器采用多累加器结构.
②使用外设:键盘和打印机,外设和内存统一编址.
③寻址方式:a.
寄存器直接寻址;b.
寄存器间接寻址;c.
直接寻址;d.
立即数寻址.
(2)修改指令系统中的一至两条,编排操作时刻表,编写微程序,然后根据新的指令系统编写调试程序并进行调试.
三、实验环境与准备1.
FD—CES计算机组成实验仪2.
示波器3.
万用表4.
整机实验板四、基本实验内容(1)根据所提供实验的计算机的指令系统编写各类调试程序.
(2)调试各类调试程序.
(3)修改指令系统中的一至两条.
(4)设计新指令操作时刻表.
(5)编写新指令的微程序.
(6)根据新指令系统编写调机程序及应用程序.
(7)调试调机程序及应用程序.
五、实验原理(1)样机逻辑框图样机逻辑框图见图2.
7.
1所示.
·821··921·(2)图2.
7.
2是调试板电原理图.
图2.
7.
2实验机原理图RR—M1MIG—GNDMD1—+5VP0—CYS1—M21A—I0MD10—GNDMD0—+5VP1—A0S0—M20B—I1MD9—GNDP+1—M6P2—A7Cn—M19B1-B3-RFMD8—GNDGI—M7X1—M17M—M18DR—M5MD7—GNDCI—/ΦX0—M16CG—M11RCP—/ΦMD6—GNDCK—ΦSR—A0CC—/ΦMLD—M4MD5—I7CLR—+5VSL—A7OB—M8MP+1—+5VMD4—I6OI—M15CA—/φOT—M10MCLR—ROMD3—I5SA—X0S3—M23CT-+5V·031·MCLK—POMD2—I2SB—X1S2—M22KA—IAB0PA—IAB1各模块控制信号实施细表:①运算器模块(ALU)ZC=/(M12·Φ)CP=/(M13·Φ)SA接X0接M16SB接X1接M17P0接CYP1接A0接SRP2接A7接SLCA接/ΦS3~S0接M23~M20Cn接M19M接M18CG接M11CC接/ΦOB接M8OT接M10CT接+5V②寄存器堆模块(REG)WR=/(M0·Φ)RR接M1A接I0B接I1③指令部件模块(I-PC)CL=/(M14·Φ)P+1接M6GI接M7CI接/ΦCK接POCLR接+5VOI接M15PCO、LP连接如图2.
7.
3所示.
④内存模块(MEM)RC=M2+/Φ·131·WC=M3+/Φ⑤总线缓冲模块(BUS)B1、B3接RFB2=RC+IAB2·IAB10KA接IAB0PA接IAB1⑥启停和时序模块(R-P)DR接M5RCP接/Φ⑦微程序控制模块(MPG)MLD接M4MP+1接+5VMCLR接ROMCLK接POMIG接地MD10~MD6接地MD5接I7MD4接I6MD3接I5MD2接I2MD1~MD0接+5V图2.
7.
3PCO、LP连线图·231··331··431··531··631··731··831·六、实验步骤(1)将实验板连至FD—CES计算机组成实验仪.
(2)将实验板上EEPROM中内容分别读入内存(地址分别为000H至21FH)和控存(地址分别为000H至090H).
(3)按下列地址分块调试程序:①调试存、取及停机指令地址指令指令编码00255005LDA00280;(002)=55=>A00602007STA00AA0;(A)=55=>00A地址中0080A009HALTFF;停机00A00键入首址005,按LOAD键和连续运行键STRT,查看00A地址单元内容,应为55H.
单拍运行(按STEP键)过程显示如下:P9P8P7P6P5(OAB信息)(ODB信息)0.
0.
5.
8.
0.
0.
0.
6.
0.
2.
0.
0.
2.
5.
5.
0.
0.
7.
A.
0.
0.
0.
8.
0.
A.
0.
0.
A.
5.
5.
0.
0.
0.
F.
F.
7FFFF②调试算术逻辑类指令a.
调试加法、右移指令地址指令指令编码003A900BLDA00280;(002)=55=>A00C0200DMOVA0,A44;(A)=55=>A000ELDA00388;(003)=A9=>A00F03010ADDA,A000;55+A9=FE011RRCAC4;FE右移一位为7F012STA015A0·931·01315014HALTFF01500结果(015)=7FH单拍运行(按STEP键)过程显示如下:P9P8P7P6P5(OAB信息)(ODB信息)0.
0.
B.
8.
0.
0.
0.
C.
0.
2.
0.
0.
2.
5.
5.
0.
0.
D.
4.
4.
7.
F.
F.
5.
5.
0.
0.
E.
8.
8.
0.
0.
F.
0.
3.
0.
0.
3.
A.
9.
0.
1.
0.
0.
0.
7.
F.
F.
A.
9.
7.
F.
F.
5.
5.
0.
1.
1.
C.
4.
7.
F.
F.
F.
F.
0.
1.
2.
A.
0.
0.
1.
3.
1.
5.
0.
1.
5.
7.
F.
0.
1.
4.
F.
F.
7FFFFb.
调试减法、左移指令地址指令指令编码016LDA00280;(002)=55=>A01702018MOVA0,A44;(A)=55=>A0019LDA00388;(003)=A9=>A01A0301BSUBA,A004;A9-55=5401CRLCAC001DSTA020A001E2001FHALTFF02000结果(020)=A8H·041·单拍运行(按STEP键)过程显示如下:P9P8P7P6P5(OAB信息)(ODB信息)0.
1.
6.
8.
0.
0.
1.
7.
0.
2.
0.
0.
2.
5.
5.
0.
1.
8.
4.
4.
7.
F.
F.
5.
5.
0.
1.
9.
8.
8.
0.
1.
A.
0.
3.
0.
0.
3A.
9.
0.
1.
B.
0.
4.
7.
F.
F.
A.
9.
7.
F.
F.
5.
5.
0.
1.
C.
C.
0.
7.
F.
F.
F.
F.
0.
1.
D.
A.
0.
0.
1.
E.
2.
0.
0.
2.
0.
A.
8.
0.
1.
F.
F.
F.
7FFFFc.
调试跳转类和输入输出类指令地址指令指令编码030LDA40494;读询问口03104032JA0030F0;判KB=003330034LDA40194;KB=0,读键值03501036STA402A4;打印该字符03702038LDA40494;读询问口0390403AMOVA0,A44;判PB=003BADDA,A00003CJC038E803D3803EJMP030F803F30·141·本程序运行后,能自右至左打印出所按键(0~F),但最初两个例外.
单拍运行(按STEP键)过程显示如下:P9P8P7P6P5(OAB信息)(ODB信息)0.
3.
0.
9.
4.
0.
3.
1.
0.
4.
键0任意键键9键1键2.
.
.
4.
0.
4.
7.
F.
0.
3.
2F.
0.
0.
3.
3.
3.
0.
0.
3.
0.
F.
F.
0.
3.
4.
9.
4.
0.
3.
5.
0.
1.
4.
0.
1.
0.
0.
0.
3.
6.
A.
4.
0.
3.
7.
0.
2.
4.
0.
2.
0.
0.
打印+空格打印0打印1打印20.
3.
8.
9.
4.
0.
3.
9.
0.
4.
4.
0.
4.
7.
F.
0.
3.
A.
4.
4.
7.
F.
F.
7.
F.
0.
3.
B.
0.
0.
7.
F.
F.
7.
F.
7.
F.
F.
7.
F.
0.
3.
C.
E.
8.
0.
3.
D.
3.
8.
0.
3.
8.
F.
F.
0.
3.
E.
F.
8.
0.
3.
F.
3.
0.
0.
3.
0.
F.
F.
0.
3.
0.
9.
4.
返回程序首执行(4)将指令系统中的MOVAi,#data指令改成INCA指令.
根据图2.
7.
1并参照其他指令排出该指令的操作时刻表和微程序.
(5)将该微程序写入01FH单元开始的控存中.
(6)编写含有INCA指令的调试程序并将它写入内存中.
(7)调试该调试程序.
七、问题与思考阐述微程序控制方式的计算机的特点.
·241·第三部分基于JYS—3b的计算机组成原理实验这一部分安排了6个基于JYS—3b的计算机组成原理实验.
每个实验按3学时考虑.
供使用了江苏常熟数字技术设备厂生产的JYS—3b的计算机组成原理实验仪的学校参考.
关于JYS—3b型计算机组成原理实验仪0.
1JYS—3b型计算机组成原理实验仪的组成与功能0.
1.
1JYS—3b型计算机组成原理实验仪的组成JYS—3b型是一台多功能实验仪器,它采用模块化结构,由以下几部分组成.
1.
控制板在控制板上有26个拨动开关(K0~K25),用以完成数据和地址的输入及有关控制信号的逻辑状态的设置.
此外配有3个单脉冲按钮开关(P0~P2).
为了显示实验中的数据、地址信号以及某些控制信号,在面板上还配置了26个红色发光二极管显示灯(L0~L25).
2.
信号输入输出端为了克服以往许多实验设备采用面包板接插线所带来的接触不良的问题,本实验仪选用了锁紧式叠插头座.
锁紧式叠插头座实验连接方便,接触可靠.
该锁紧式叠插头共有175个,分成7行26列设置,编号为:A1~A26、B1~B26、C1~C26、D1~D26、E1~E25、F1~F25、G1~G25.
每行插头座的下方标有各插头所代表的信号.
插头座底部在印刷线路板上已和相应的信号线连在一起.
使用时只要按照书后提供的各个实验连接表,用随实验仪配备的连线,就可以迅速、准确、可靠地将有关信号连接在一起.
3.
实验电路在控制板的上方装有实验电路,由31块大、中、小规模数字集成电路组成.
分别为运算·341·器模块、半导体存储器模块、微程序控制模块、数据通路、时序电路供实验时使用.
4.
通用实验板在实验仪的上半部分配置了一个具有34个集成电路插座的实验板,其中28脚3个,20脚4个,16脚4个,14脚23个.
插座上的电源和地线已连通,其他引脚都用锁紧式插头座输出.
5.
电源在该实验仪中配备了一路稳压电路,为+5V,2.
5A输出.
0.
1.
2JYS—3b型计算机组成原理实验仪的功能JYS—3b型计算机组成原理实验仪可供同学进行计算机部件实验、计算机系统操作实验、三种类型的课程设计和其他数字电路实验,并可显示实验数据.
其功能如下:1.
计算机部件实验本实验仪可进行8位字长的运算器实验.
也可进行8位地址线,8位数据线的存储器实验,还可进行8位数据通路实验.
2.
计算机系统实验在实验仪上可进行8位字长的具有5条机器指令组成的计算机实验,其控制方式是微程序控制,此微程序已存储在该电路板上的三片2764EPROM中.
实验板上可自行设计、调试一台8位字长,至少14条指令组成的计算机实验.
其中主要需自行设计微程序控制器或其他控制电路.
3.
一台给定指令系统的模型机的设计与调试4.
一台自拟指令系统的模型机的设计与调试5.
一台微处理机系统的设计与调试6.
利用实验板还能够进行其他各种数字逻辑电路实验0.
2JYS—3b型计算机组成原理实验仪的硬件结构与使用方法0.
2.
1JYS—3b型计算机组成原理实验仪的硬件结构该实验仪采用了图3.
0.
1所示的单总线结构.
从图中可知共有运算器、微程序控制器、内存、启停时序发生器、控制面板五个主要部件组成,各部件通过数据总线传送信息.
在运算器和控制面板这两部件与数据总线之间使用三态缓冲器作接口,使其中某一部件不工作时,三态门处于浮空状态,从而使其他部件能正常工作.
同时也增强了总线的驱动能力,保证计算机可靠的工作.
在本实验仪的集成电路均已装在印制板上,各部件之间的数据通路与控制信号都通过线路板上的连接线接到面板上的175个锁紧式插座.
由于采用模块结构,使该实验仪结构简单明确,便于调试.
而使用上述接线方法,则大大减少了接线的数量,降低了接线错误,提高了可靠性,使实验比较容易地进行.
·441·图3.
0.
1实验仪硬件结构框图0.
2.
2JYS—3b型计算机组成原理实验仪的使用方法该实验仪使用极其简单.
首先将交流电源线接妥,然后按照每个实验所提供的接线表,用连接线的两端插头,分别插在指定的锁紧式插座上.
插完后认真检查无误后,第3步,按照实验中的规定,将指定的拨动开关Ki拨置在合适的位置.
开关往上拨为高电平,往下拨为低电平.
一切检查无误后,打开电源开关,电源指示灯(红色)亮,则按照实验规定的步骤进行各种实验.
在使用锁紧式插头座时,插入插座后,顺时针转角20°~30°,插头插座锁紧,拔出时,逆时针转角20°~30°,插头插座松开.
0.
3JYS—3b型计算机组成原理实验仪各模块电路介绍0.
3.
1通用操作部分1.
26个逻辑开关K0~K25(见图3.
0.
2(a))Ki输出对应于开关K设置的相应逻辑值.
开关向上时为逻辑"1"状态,向下时为逻辑"0"状态.
2.
26个电平显示电路(见图3.
0.
2(b))图3.
0.
2当输入端Li按高电平时,发光管显示(亮),当输入端Li按低电平时,发光管不显示(灭).
3.
三个单脉冲电路(电路见图3.
0.
3)图3.
0.
3单次脉冲电路图图3.
0.
4时钟电路图每个电路的输出对应于两个输出端P+、P-.
每按一下按钮,在相应的输出端输出正、负脉冲各一个.
0.
3.
2时钟电路(见图3.
0.
4)提供一组方波信号发生器,输出频率QA为2MHz,QB为1MHz,QC为500kHz,QD为250kHz.
此方波信号为实验时钟及产生时序信号的时钟.
图3.
0.
5时序发生器及启停电路·641·0.
3.
3时序发生器及启停电路(见图3.
0.
5)MF为时钟输入端,时钟频率可从QA~QD中选择一个连接.
TJ、DP为单步停机控制信号,当每一或两个都为高电平"1"时,此时时序发生器处于停机或单步状态.
即每按一次启动按钮P0(QD和QD分别按入单脉冲电路的P0和P0)产生一拍时序信号T1、T2、T3、T4.
当TJ、DP都为低电平时,按一次启动按钮P0,产生连续时序信号,CLR接P2作清除按钮.
连续输出时序波形见图3.
0.
6所示.
图3.
0.
6连续输出时序波形图0.
3.
4微程序控制器(见图3.
0.
7)微程序控制器主要由控制存储器、微指令寄存器和地址转移逻辑三大部分组成.
其中微指令寄存器分为微地址寄存器和微指令寄存器两部分.
1.
控制存储器(见图3.
0.
7上部分)控制存储器用来存放实现全部指令系统的所有微程序,它是一种只读型存储器.
其工作过程是:每读出一条微指令,则执行这条微指令;接着又读出下一条微指令,又执行这一条微指令……控制存储器的字长就是微指令字的长度.
本实验仪中控制存储器由三片2764组成,从而微指令长度为24位.
T2为发送微命令的时序控制信号.
当时序信号T2上升沿到来时就发送命令,输出控制信号CLR为清除信号,当CLR为低电平时,微命令控制信号都无效.
2.
微指令寄存器(见图3.
0.
7)微指令寄存器用来存放控制存储器读出的一条微指令信息.
其中微地址寄存器决定将要访问的下一条微指令地址.
而微指令寄存器则保存一条微指令的操作控制字段和判别测试字段的信息.
本实验仪中微指令寄存器由两片74LS273和一片74LS175组成.
图3.
0.
7上半部分为微指令格式.
3.
微地址信号产生电路(见图3.
0.
8)一般情况下,控制存储器读出微指令时,同时给出下一条微指令的地址(见图3.
0.
7中2764的D3~D7),这个微地址信息就存放在微指令寄存器中.
如果微程序不出现分支,那么一条微指令的地址就直接由微地址寄存器给出.
当微程序出现分支时,即控制存储器给出判别信号P(1)、IR7、IR6、IR5和下一条微指令地址组合产生新的微指令地址.
微指令寄存器给出全0地址,即微程序入口地址.
UA4~UA0为微程序控制器的微地址.
图3.
0.
8中,D3~D7是控制寄存器给出的下一条微地址信号.
SWE接开关:通过CLR按钮使微地址为全0时,将开关"1"→"0"→"1",微地址为10000,强迫机器处于RAM写.
SRD接开关:通过CLR按钮使微地址为全0时,将开关"1"→"0"→"1",微指令地址为01000,强迫机器处于RAM读.
0.
3.
5八位数据通道(见图3.
0.
9)计算机是由若干系统部件组成.
这些系统部件在一起工作才能形成一个完整的计算机·741·图3.
0.
7微程序控制器控制存储器电路图图3.
0.
8微指令寄存器、微地址信号产生电路·841·系统.
总线是构成计算机系统的骨架,是多个系统之间进行数据传送的公共通道.
借助总线连接,计算机在各系统部件实现传送地址、数据和控制信息的操作.
因此,总线就是为多个功能部件服务的一组公用信息线.
八位数据通道采用单总线结构,而传送方式采用分时传送,在不同的时间间隔中传送地址或数据.
图3.
0.
9是八位数据通道图.
BUS7~BUS0是八位数据总线,SW7~SW0是八位数据开关.
当SW→BUS为低电平有效时,八位数据开关量就送入总线.
LDR0~LDR2是将总线上的数据打入R0~R2,而R0→BUS~R2→BUS是将寄存器R0~R2的内容送往总线.
LDDR1,LDDR2是将总线上的数据送到运算器内,通过控制S3、S2、S1、S0、M、Cn对寄存器内的数据进行运算,并通过ALU→BUS有效将运算结果送入总线,产生标志信号、进位、相等.
LDIR是取指命令,八位存储器地址是用2片74LS163组成.
LOAD信号是直接寻址,把总线上的数据(地址)打入地址寄存器,修正程序计数器.
LDPC是地址加1信号,取下一地址的存储单元.
PC→BUS是将程序计数器的内容送总线.
LDAR信号是将程序计数器的内容送总线地址寄存器内,对RAM存储器进行读/写.
CE为存储器的片选信号.
WE为读/写信号.
PC7~PC0为程序寄存器下一个单元指示信号.
0.
3.
6组件组装板部分与电源提供了34个双列插座,供学生进行课程设计或进行其他实验.
各种规格的标准电路的电源线都已接通,其他引脚都用插座输出并与锁紧式插座对应连接.
交流输入电压220V±10%,50Hz;直流输出电压5V±0.
1V,2.
5A.
0.
4JYS—3b型计算机组成原理实验仪控制信号线功能0.
4.
1微程序控制器部分(1)UA4~UA0(编号A1、B1、C1、D1、A2):微程序控制器的微地址输出信号.
UA4为高位,UA0为低位,此信号可用来接显示灯,以监视微地址变化.
(2)IR7~IR5(编号B2、C2、D2):指令寄存器的IR7、IR6、IR5输出信号,输入至微程序控制器修改微地址的信号.
(3)SWE(编号A3):微程序控制器的微地址修改信号.
将SWE接逻辑开关,先按下CLR清零键,使微地址为全0时,将逻辑开关从"1"→"0"→"1"(相当于负脉冲),微地址修改为10000,使机器处于写RAM微程序.
(4)SRD(编号B3):微程序控制器的微地址修改信号.
将SRD接逻辑开关,先按下CLR清零键,使微地址为全0时,将逻辑开关从"1"→"0"→"1"(相当于负脉冲),微地址修改为01000,使机器处于读RAM的微程序.
(5)T2(编号C3):微程序控制器的T2时序信号输入端.
(6)T4(编号D3):微程序控制器的T4时序信号输入端.
(7)CLR(编号A4):清零信号输入端,接单次脉冲P0、P1、P2按键中的任一个.
(8)S3、S2、S1、S0(编号A5、B5、C5、D5):由微程序控制器输出的ALU操作选择信号.
以·941·控制执行16种算术操作或16种逻辑操作中的哪一种操作.
(9)M(编号A6):微程序控制器输出的ALU操作方法选择信号端.
M=0执行算术操作;M=1执行逻辑操作.
(10)Cn(编号B6):微程序控制器输出的进位标志信号.
Cn=0表示ALU运算时最低位加进位1,Cn=1,则表示无进位.
(11)LOAD(编号C6):微程序控制器输出的控制程序计数器PC信号,LOAD=0时,PC处于并行置数状态,LOAD=1时,PC处于计数状态.
(12)CE(编号D6):微程序控制器输出的RAM片选信号,CE=0时RAM6116被选中.
(13)WE(编号A7):微程序控制器输出的RAM片选信号,CE=0时,如WE=0为存储器读;如WE=1为存储器写.
(14)LDR0(编号B7):微程序控制器的输出信号,控制把总线上的数据打入寄存器R0.
(15)LDDR1(编号C7):微程序控制器的输出信号,控制把总线上的数据打入运算暂存器DR1.
(16)LDDR2(编号D7):微程序控制器的输出信号,控制把总线上的数据输入到运算暂存器DR2中.
(17)LDIR(编号A8):微程序控制器的输出信号,控制把总线上的数据(指令)输入到指令寄存器IR.
(18)LDPC(编号B8):微程序控制器输出的PC加1信号.
(19)LDAR(编号C8):微程序控制器的输入信号,将程序计数器的内容打入到地址寄存器AR中,产生RAM的地址.
(20)ALU→BUS(编号D8):微程序控制器输出信号,控制运算器的运算结果是否送到总线BUS,低电平有效.
(21)PC→BUS(编号A9):微程序控制器输出信号,控制程序计数器的内容是否送到总线BUS,低电平有效.
(22)R0→BUS(编号B9):微程序控制器输出信号,控制寄存器R0的内容是否送到总线BUS,低电平有效.
(23)SW→BUS(编号C9):微程序控制器输出信号,控制八位数据开关SW7~SW0的开关量是否送到总线,低电平有效.
(24)P(1)(编号D9):微程序控制器输出的修改微地址的标志信号.
用于机器指令的微程序分支测试.
0.
4.
2八位数据通路部分(1)S3、S2、S1、S0(编号A10、B10、C10、D10):ALU的操作选择控制端,由它们决定电路执行16种算术操作或16种逻辑操作的哪一种操作.
在进行第1、3个实验时,该控制端连接到操作面板的逻辑开关上.
在进行最后一个实验时,这些控制端必须连接到微程序控制器相应的信号输出端.
(2)A2=B2(编号A11):ALU2的比较输出端.
(3)A1=B1(编号B11):ALU1的比较输出端.
·051·(4)M(编号C11):ALU的方式控制.
M=1执行逻辑操作,M=0执行算术操作.
(5)Cn(编号D11):ALU的进位输入端,Cn=0表示有进位,Cn=1,则表示无进位.
(6)Cn+8(编号A12):ALU的进位输出端,Cn+8=0表示运算后有进位输出.
(7)SW→BUS(编号B12):控制八位数据开关量送到总线,低电平有效.
(8)ALU→BUS(编号C12):控制ALU的运算结果送总线,低电平有效.
(9)LDIR(编号D12):控制把总线上的数据(指令)输入到指令寄存器IR.
(10)SW7~SW0(编号A13~D14):八位数据输入端,接8个逻辑开关,在SW→BUS有效时,将八位数据输入到总线.
(11)BUS7~BUS0(编号A15~D16):八位数据通路的8条总线,BUS7为高位,BUS0为低位.
可连接电平指示灯进行监视.
(12)PC7~PC0(编号A17~D18):程序计数器PC输出信号端,PC7为高位,PC0为低位.
此信号可连接到逻辑电平指示灯上,以监视PC值变化.
(13)IR7~IR0(编号A19~D20):指令寄存器IR的输出端,IR7为高位,IR0为低位.
(14)LDDR1(编号A21):暂存器DR1接收数据的控制信号.
进行第1、3个实验时,接逻辑开关(人工控制);进行最后一个实验时,由微程序控制器控制.
(15)LDR0(编号B21):控制接收数据信号,将总线上的数据打入到寄存器R0.
(16)LDR1(编号C21):控制接收数据信号,将总线上的数据打入到寄存器R1.
(17)LDR2(编号D21):控制接收数据信号,将总线上的数据打入到寄存器R2.
(18)LDDR2(编号A22):暂存器DR2接收数据的控制信号.
进行第1、3个实验时,接逻辑开关(人工控制);进行最后一个实验时,由微程序控制器控制.
(19)R0→BUS(编号B22):控制发送数据信号,将寄存器R0的数据发送到总线上,低电平有效.
(20)R1→BUS(编号C22):控制发送数据信号,将寄存器R1的数据发送到总线上,低电平有效.
(21)R2→BUS(编号D22):控制发送数据信号,将寄存器R2的数据发送到总线上,低电平有效.
(22)PC→BUS(编号A23):将程序计数器PC的内容发送到总线上,低电平有效.
(23)LDPC(编号B23):程序计数器PC计数控制信号,LDPC=1时,在时序信号上升沿到来时,程序计数器PC地址加1.
(24)LOAD(编号C23):程序计数器PC控制信号,LOAD=0时,PC处于并行置数状态.
LOAD=1时,PC处于计数状态.
(25)T3(编号D23):时序信号输入端.
(26)CE(编号A24):存储器片选信号.
CE=0存储器被选中.
(27)WE(编号B24):存储器RAM读写控制信号,CE=0时,如WE=1存储器写状态;如WE=0,存储器读状态.
(28)LDAR(编号C24):控制接收数据信号,把总线上的数据送到地址寄存器AR中.
(29)T4(编号D24):时序信号输入端.
(30)A7~A0(编号A25~D26):存储器RAM的地址输入信号,A7为高位,A0为低位.
可接逻辑电平指示灯,监视RAM地址是否正确.
·151·注意1:WE存储器读写信号,由于接至RAM时,经过了与非门,因此,它实际运用时,WE=0为存储器写,WE=1为存储器读.
注意2:LDR0、LDR1、LDR2、LDDR1、LDDR2、LDAR、LDPC、LDIR、WE控制信号受时序信号T4或T3定时,当上述信号为高电位时,T4信号(或T3信号)上升沿到来时,该信号才起作用.
0.
4.
3时序信号部分(1)T1~T4(编号E1~E4):时序信号发生器提供的四个标准时序输出信号,可以采用单拍或连续两种方式输出.
(2)CLR(编号E5):清零信号输入端,可连接单次脉冲P0、P1、P2按键中的任一个.
(3)MF(编号F1):时序发生器的时钟输入端,从QA、AB、QC、QD中任选一个.
(4)TJ、DP(编号F2、F3):时序发生器的停机单步控制信号端.
TJ、DP接逻辑开关,当TJ、DP为低电平时,按一次P0按键(P0接QD、P0接QD),产生连续时序信号T1、T2、T3、T4.
当TJ、DP为高电平时,时序发生器处于单拍状态,按一次P0,产生一拍(单拍)时序信号T1、T2、T3、T4.
TJ、DP信号端可连接到微程序控制器产生的"自动停机"控制信号端.
(5)QD、QD(编号F4、F5):时序发生器启动控制信号,将单次按键P0接QD、P0接QD,按一次P0时,时序发生器可输出一拍(单拍)或连续时序信号T1、T2、T3、T4.
(6)QA~QD(编号G1~G4):时钟源输出信号端,QA输出频率为250kHz,QB输出频率为500Hz,QC输出频率为1MHz,QD输出频率为2MHz.
0.
4.
4操作显示部分(1)L0~L25(编号E6~E23、F16~F23):逻辑电平显示灯输入端.
(2)K0~K25(编号F6~F13、G6~G23):逻辑开关输出端.
(3)P0、P0、P1、P1、P2、P2(编号E24~E25、F24~F25、G24~G25):单次脉冲(按键输出端).
P为正脉冲,P为负脉冲.
·251·实验1运算器实验一、实验目的与要求1.
实验目的(1)掌握运算器的基本组成、工作原理.
(2)验证运算器的组合功能.
(3)熟悉掌握实验中运算器的数据传送通路.
2.
实验要求(1)做好实验预习,掌握运算器数据传送通路和ALU的功能特性.
(2)根据实验连线表连接实验连线,了解实验电路中各信号的作用.
(3)完成基本实验中规定的实验内容.
(4)改变运算数据,先计算理论值,后实验验证.
(5)写出实验报告.
二、实验设备与准备1.
实验设备(1)JYS—3b型计算机组成原理实验仪.
(2)双踪示波器1台.
(3)直流万用表1只.
(4)逻辑电平测试笔1支.
2.
实验准备(1)准备好实验连线,并用万用表测量是否导通.
(2)检查逻辑开关、电平指示、单次脉冲工作是否正常.
(3)控制信号线用不同的颜色区分,以便连接与检查.
三、实验电路与补充知识1.
补充知识(1)74LS181的基本功能(图3.
1.
1)运算器是数据加工处理部件,是中央处理器的重要部件.
图3.
1.
1是运算器74LS181的方框图,它是一块4位算术/逻辑运算的器件,它有正逻辑操作和负逻辑操作两种工作方式,它的功能如下.
M是方式控制端,当M=1时电路执行逻辑运算.
S3、S2、S1、S0为操作选择端,由它们决定电路执行16种算术操作式和16种逻辑操作中的哪一种操作.
A3、A2、A1、A0及B3、B2、B1、B0是执行操作的两个数据输入端.
F3、F2、F1、F0是功能输出端.
A=B是比较输出端.
Cn是进位输入端.
Cn+4是进位输出端.
G是进位产生函数输出端.
P是进位传递函数输出端.
·351·图3.
1.
174LS181的基本功能图表3.
1.
1是74LS181的功能操作表,它有两种工作方式.
对正逻辑操作数来说,算术运算称高电平操作,逻辑运算称正逻辑操作(即高电平为"1",低电平为"0");对于负逻辑操作数来说,正好相反,由于S2~S0有16种状态组合,因此对正逻辑输入与输出而言,有16种算术运算功能和16种逻辑运算功能.
同样,对于负逻辑输入与输出而言,也有16种算术运算功能和16种逻辑运算功能.
图3.
1.
1是工作于负逻辑和正逻辑操作数方式的方框图.
显然,这个器件执行的正逻辑输入输出方式的一组算术运算和逻辑操作与负逻辑输入输出方式的一组算术运算和逻辑操作是等效的.
也就是说,这个器件把逻辑输入信号都反相所产生的功能,仍然在这个集合之中.
表3.
1.
174LS181的功能操作表工作方式选择输入S3S2S1S0负逻辑输入与输出正逻辑输入与输出逻辑(M=H)算术运算(M=L)(Cn=L)逻辑(M=H)算术运算(M=L)(Cn=H)0000AA减1AA0001ABAB减1A+BA+B0010A+BAB减1ABA+B0011逻辑1减1逻辑0减10100A+BA加(A+B)ABA加AB0101BAB加(A+B)B(A+B)加AB0110ABA减B减1ABA减B减10111A+BA+BABAB减11000ABA加(A+B)A+BA加AB1001ABA加BABA加B1010BAB加(A+B)B(A+B)加AB1011A+BA+BABAB减11100逻辑0A+A*逻辑1A加A*1101ABAB加AA+B(A+B)加A1110ABAB加AA+B(A+B)加A1111AAAA减1注:*表示每一位移到下一个更高位,即A′=2A.
注意,表3.
1.
1中算术运算操作是用补码表示法来表示的,其中"加"是指算术加运算时要考虑进位,而符号"+"是指"逻辑加",其次,减法是用补码方法进行的,其中减数的反码是·451·内部产生的,而结果输出为"A减B减1".
因此做减法时需在最末位产生一个强迫进位(加1),以便产生"A减B"的结果.
另外,"A=B"输出端可指示两个数相等,因此它与其他ALU的"A=B"输出端按"与"逻辑连接后,可以检测若干部件的全"1"条件.
(2)74LS244的基本功能(图3.
1.
2)74LS244是三态输出的八缓冲器/总线驱动器,常用作缓冲器、总线驱动器、时钟驱动器、总线定向接收器等.
G为控制端,A端为输入端,Y为输出端,G为低电平时,输出数据;G为高电平时,为高阻状态.
图3.
1.
2(3)74LS273的基本功能(图3.
1.
3)图3.
1.
374LS273是带公共清除端的8D触发器,在时钟信号CK的正沿,满足建立时间要求的D输入端信号被送到Q输出.
时钟触发是在一个特定电平时发生的,而不受正沿脉冲过渡时间的影响.
当时钟输入信号为高电平或者为低电平时,D输入端的信号不影响输出.
2.
实验电路的基本原理图3.
1.
4是本实验所用的运算器数据通路图,两片74LS181组成了串并行8位字长的ALU.
两片74LS273作为两个8位字长的暂存器DR1、DR2,保存参与运算的数据或运算结果过程如下:8位二进制数据开关SW7~SW0设置的运算数据送到三态门的输入端;由控制信号·551·图3.
1.
4运算器组成实验·651·SW→BUS(开关量送总线)控制送到BUS7~BUS0总线上;当控制信号LDDR1、LDDR2高电平时,在T4信号上升沿到来时,暂存寄存器接收并保存总线上的数据,并送到运算器的输入端;通过S3、S2、S1、S0、M、Cn信号的选择,实现运算器的算术运算和逻辑运算;运算结果由控制信号ALU→BUS控制送到总线上.
实验中,BUS7~BUS0总线接L0~L7发光管,显示运算器结果和输入数据.
控制信号S3、S2、S1、S0、M、Cn、LDDR1、LDDR2、ALU→BUS、SW→BUS是电位信号.
本次实验中,这些信号接逻辑开关,由逻辑开关模拟这些信号.
其中Cn、ALU→BUS、SW→BUS为低电平有效.
3.
实验注意事项(1)实验时,应认真连接导线,不要漏接.
(2)实验时,送入DR1、DR2的数据不能用实验仪电平指示灯指示,可用逻辑笔检测DR1、DR2的输出端,以便检测送到运算器的数据是否正确.
同样,运算器的运算结果可以用逻辑笔检测运算器的输出端,以便检测244电路功能是否正常.
四、基本实验内容与步骤1.
按照表3.
1.
2将实验仪的连线接好表3.
1.
2起F1F2F3F4F5E5E4A13B13C13D13讫G1G20G21E24E25G25D24F6F7F8F9起A14B14C14D14B12A21A22A10B10C10D10讫F10F11F12F13G6G7G8G9G10G11G12起C11D11C12A15B15C15D15A16B16C16D16讫G13G14G15E6E7E8E9E10E11E12E13正确地连接实验仪的连线是实验能否顺利完成的第一步,只有连接正确,才能正常地进行下一步实验内容.
另外,必须熟悉每一个信号线的作用及在实验仪中的位置,才能较顺利地进行实验.
2.
按表3.
1.
3进行操作,实验步骤如下(1)打开电源开关,将逻辑开关K22、K23置成11(高电平状态),使时序发生器处于单拍输出状态.
实验是在单拍状态下进行DR1、DR2的数据写入及运算,以便清楚地看到每一步的运算过程.
(2)将SW7~SW0按表置为55H,将K8置为0,K9置为0,K10置为0,K17置1,数据55H送至总线.
此时,观察发光二极管L0~L7应为01010101.
(3)将SW7~SW0按表置为AAH,将K8置为0,K9置为0,K10置为0,K17置1,数据AAH送至总线.
此时,观察发光二极管L0~L7应为10101010.
(4)将SW7~SW0按表3.
1.
3置为55H,将K8置0,数据送BUS7~BUS0总线,显示灯·751·显示55H;将K9置1,K10置0,K17置1,按P0按钮(产生一个单次脉冲T4),总线上的数据送入运算暂存器DR1;用逻辑笔测量DR1的输出应为55H.
(5)按步骤(4)方法完成对DR2的数据写入.
按照以上实验过程,完成表中的每一项操作.
表3.
1.
3K0~K7SW7~SW0K8SW→BUSK9LDDR1K10LDDR2K11、K12、K13、K14S3、S2、S1、S0K15MK16CnK17ALU→BUSL0~L7BUS7~BUS0P055H000155HAAH0001AAH55H010155H↓AAH0011AAH↓**10011111*055H**10010101*0AAHAAH0101AAH↓55H001155H↓**1000000010AAH**1000000000ABH**10000001*055H**1000001010FFH**100000100000H**10000011*000H**1000010010AAH**1000010000ABH**10000101*055H**1000011010FFH**100001100000H**10000111*000H注:表中*符号为任意值,不影响运算结果.
↓符号表示按一次按钮P0.
五、扩充实验内容(1)验证74LS181算术运算和逻辑操作功能.
表3.
1.
4给出了参与运算的数据,要求根据此数据,对照74LS181ALU算术逻辑功能表所得的理论分析值填入表3.
1.
4中,然后与实验结果值进行比较(采用正逻辑).
·851·表3.
1.
4S3S2S1S0DR1数据DR2数据算术运算(M=0)Cn=1(无进位)Cn=1(有进位)逻辑运算(M=1)0000AA55F=F=F=0001AA55F=F=F=0010AA55F=F=F=0011AA55F=F=F=0100FF01F=F=F=0101FF01F=F=F=0110FF01F=F=F=0111FF01F=F=F=1000FFFFF=F=F=1001FFFFF=F=F=1010FFFFF=F=F=1011FFFFF=F=F=11005501F=F=F=11015501F=F=F=11105501F=F=F=11115501F=F=F=(2)表3.
1.
5列出了八种常用的算术运算与逻辑运算,要求按给定的操作内容,正确选择运算器数据通道和控制参数S3、S2、S1、S0、M,并将实验结果填入表中.
DR1、DR2的原始数据由SW7~SW0给定,以后的数据取自前面运算的结果.
表3.
1.
5操作ALU—BUSS3、S2、S1、S0MCnDR1DR2运算关系及结果显示Cn+8逻辑乘传送按位加取反加1求补加法减法六、思考与讨论用4片74LS181怎样组成十六位运算器.
·951·实验2半导体存储器原理实验一、实验目的与要求1.
实验目的(1)掌握静态随机存储器(RAM)的工作原理与使用方法.
(2)了解半导体存储器如何存储数据和读取数据.
(3)了解半导体存储器电路的定时要求.
2.
实验要求(1)做好实验预习,掌握6116型RAM存储器的功能特性和使用方法.
(2)根据实验连线表连接实验连线,了解实验电路中各信号的作用.
(3)完成基本实验中规定的实验内容.
(4)改变存储地址和存储数据进行实验.
(5)写出实验报告.
二、实验设备及准备1.
实验设备(1)JYS—3b型计算机组成原理实验仪.
(2)双踪示波器1台.
(3)直流万用表1只.
(4)逻辑电平测试笔1支.
2.
实验准备(1)准备好实验连线,并用万用表测量是否导通.
(2)检查逻辑开关、电平指示、单次脉冲工作是否正常.
(3)控制信号线用不同的颜色区分,以便连接与检查.
三、实验原理1.
补充知识(6116的基本功能)6116是半导体静态机存储器电路,容量是2K,见图3.
2.
1.
A0~A10是存储器的地址线,本实验电路中只用了A0~A7,即用了256个字节,D0~D7是存储器的数据线.
CE为存储器的片选信号,当CE为低电平时,存储器被选中,可以进行读写操作,反之,CE为高电平,存储器未被选中.
WE为写命令,OE为读命令,本实验中,将OE端固定接低电平.
在此情况下,当CE=0,WE=0时,存储器进行写操作;当CE=0,WE=1时,存储器进行读操作.
2.
实验电路与原理·061·图3.
2.
1存储器实验图存储器实验电路由RAM(6116)、地址寄存器AR(74LS273)等组成(图3.
2.
1).
SW7~SW0为逻辑开关量,以产生地址和数据;地址寄存器AR输出A7~A0,提供存储器地址,接发光二极管,显示存储器地址,BUS7~BUS0为总线,接发光二极管显示存储器地址和存储数据.
当SW→BUS为低电平,SW7~SW0产生的地址信号送入总线上(地址寄存器输入端);当LDAR为高电平,CE为低电平,WE为高电平,T3信号上升沿到来时,SW7~SW0产生的地址信号打入地址寄存器(存储器地址);存储器存储的数据由SW7~SW0产生,当CE为低电平,WE为高电平,在下一个T3信号时,数据写入存储单元内.
当SW→BUS为高电平,CE为低电平,WE为低电平,存储器为读出数据,BUS7~BUS0显示读出数据.
·161·实验中,除T3信号外,CE、WE、LDAR、SW→BUS为电位控制信号.
因此,接逻辑开关来模拟控制信号的电平,CE、SW→BUS为低电平有效.
LDAR受时序信号T3控制.
四、基本实验内容与步骤1.
按表3.
2.
1将实验仪的连线接好表3.
2.
1起F1F2F3F4F5E5E3A13B13C13D13讫G1G20G21E24E25G25D23F6F7F8F9起A14B14C14D14B12C24A24B24A15B15C15D15讫F10F11F12F13G6G7G8G9E6E7E8E9起A16B16C16D16A25B25C25D25A26B26C26D26讫E10E11E12E13E19E20E21E22E23F16F17F182.
按表3.
2.
2用单步方法执行存储器读/写操作表3.
2.
2K0~K7SW7~SW0K8SW→BUSK9LDARK10CEK11WEP0L0~L7BUS7~BUS0L13~L20A7~A0P0说明00H0111↓00H00H地址写入AR00H0001↓00H00H数据写入RAM01H0111↓01H01H地址01写入AR55H0001↓55H01H数据55写入RAM02H0111↓02H02H地址02写入ARAAH0001↓AAH02H数据AA写入RAM03H0111↓03H03H地址03写入ARFFH0001↓FFH03H数据FF写入RAM00H0111↓00H00H地址00写入AR**H1000↓0000H读RAM01H0111↓0101H地址01写入AR**H1000550001H↓读RAM02H0111↓0202H地址02写入AR**1000AA0002H↓读RAM030111↓0303地址03写入AR**1000FF0003↓读RAM注意:表中列出BUS7~BUS0总线显示及A7~A0地址显示,显示情况是这样的:在写入RAM地址时,由SW7~SW0开关产生的地址送至BUS7~BUS0,总线显示开关量时,而A7~A0则显示上一次地址,在按P后,地址才进入AR(RAM),即在单拍脉冲(T3)作用后,A7~A0同BUS7~BUS0显示一样.
(1)打开电源开关,将逻辑开关K22、K23置成11状态(高电平状态),使时序发生器处于单拍输出状态.
实验是在单拍状态下进行存储器读/写操作,以便能清楚地看到每一步的运·261·行过程.
(2)将SW7~SW0按表置00H(地址信号),K8置0,K9置1,K10置0、K11置1,按P0按钮(产生一个单次脉冲T3),把地址信号打入地址寄存器(即RAM的地址).
(3)将SW7~SW0按表置00H(数据信号),K8置0,K9置0,K10置0、K11置1,按P0按钮,把数据信号打入RAM.
(4)重复实验步骤(3)、(4),完成对地址01H、02H、03H写入数据.
(5)将SW7~SW0置00(地址信号),K8置0,K9置1,K10置0、K11置1,按P0按钮,把地址信号写入地址寄存器.
(6)将K8置1,K9置0,K10置0、K11置0,按P0按钮,读出RAM中地址为00H的数据.
(7)重复实验步骤(5)、(6),完成对地址01H、02H、03H读数.
五、扩充实验内容(1)按照实验四步骤(3)、(4),存储器地址改为50H,进行存储器写操作.
(2)按照实验四步骤(5)、(6),存储器地址改为50H,进行存储器读操作.
六、思考与讨论扩充存储器容量,如何连线.
·361·实验3数据通道实验一、实验目的与要求1.
实验目的(1)了解运算器模块与存储器模块如何相连接.
(2)熟悉数据通道.
(3)数据通道出现故障,如何分析问题和解决问题.
2.
实验要求(1)做好实验预习和准备工作,掌握数据通道的特点和集成电路的功能特性.
(2)根据实验连线表连接实验连线,了解实验电路中各信号的作用.
(3)完成基本实验中规定的实验内容.
(4)故障的分析与排除.
(5)写出实验报告.
二、实验设备与准备1.
实验设备(1)JYS—3b型计算机组成原理实验仪.
(2)双踪示波器1台.
(3)直流万用表1只.
(4)逻辑电平测试笔1支.
2.
实验准备(1)准备好实验连线,并用万用表测量是否导通.
(2)检查逻辑开关、电平指示、单次脉冲工作是否正常.
(3)控制信号线用不同的颜色区分,以便连接与检查.
三、实验原理数据通道实验是将前面进行的运算器实验模块和存储器实验模块两部分电路连在一起,图3.
3.
1是实验电路的原理图.
由于RAM是三态门输出,因而将RAM连接到运算器的数据总线上,这样写入RAM的数据可由运算器提供.
而从RAM读出的数据可以送到运算器的暂存工作寄存器保存.
实验时也可以先把参与运算的数据写入RAM,然后由RAM中读出送到DR1、DR2,运算后再送到RAM或DR1、DR2中.
实验中,SW→BUS、LDDR1、LDDR2、S3、S2、S1、S0、M、Cn、ALU→BUS、LDAR、CE、WE信号为电位信号.
实验时,仍用逻辑开关来模拟.
·461··561·四、基本实验内容1.
按照表3.
3.
1将实验仪的连线接好表3.
3.
1起F1F2F3F4F5E3E4E5A13B13C13D13讫G1G20G21E24E25D23D24G25F6F7F8F9起A14B14C14D14B12A21A22A10B10C10D10C11讫F10F11F12F13G6G7G8G9G10G11G12G13起D11C12C24A24B24A15B15C15D15A16B16C16讫G14G15G16G17G18E6E7E8E9E10E11E12起D16A25B25C25D25A26B26C26D26讫E13E19E20E21E22E23F16F17F182.
按表3.
3.
2进行实验实验是在单拍状态下进行,详细实验步骤参考以前两个实验.
表3.
3.
2K0~K7SW7~SW0K8SW→BUSK9LDDR1K10LDDR2K11K12K13K14S3S2S1S0K15MK16CnK17ALU→BUSL0~L7BUS7~BUS0K18LDARK19CEK20WEP0L13~L20A7~A044H0101144H01*↓****AAH00111AAH01*↓******1001110110EEH01*******1011110110EEH01*↓******1000110110AAH01*******1100110110AAH01*↓****AA00011AAH11*↓AAH**1001010110EEH001↓AAHAB00011ABH111↓ABH**1001111110AAH001↓ABHAA00011AAH111↓AAH**11011EEH000↓AAHAB00011ABH111↓ABH**10111AAH000↓ABHAC00011ACH111↓ACHAC00011ACH001↓ACHAD00011ADH111↓ADH000001100H001↓ADH·661·表中有两个P0,并不是用到两个单次脉冲按钮,而是实验中从左到右操作中何时按单次按钮P0.
一般来讲,按表中要求,从左到右操作开关和按钮.
五、扩充实验内容(故障分析)整个实验电路中难免要出现这样或那样故障,有了故障迅速加以判断并排除,使实验能正常进行,这是实验中常遇到的事.
因此,学会分析故障原因,提高排除故障的能力是很有必要的.
就整个实验电路中故障性质而言,大体有三类.
一类是实验连线未全部连接好,二类是接错线,三类是元件损坏.
1.
实验连线未全部连接好实验连线未全部连接好,这种故障现象比较好找,只要仔细检查实验中要用到的信号是否全部接好即可.
有些故障是信号线浮空,有时并不影响一步实验,但影响整个实验.
如LDDR1浮空,(相当于高电平)对DR1送数时,仍能把数据送入DR1,但对DR2送数时,要产生同时对DR1、DR2送同样的数据现象.
实验导线不通,也属于此类故障.
2.
实验连线接错实验中,实验连线接错,特别是控制信号接错会造成实验混乱.
因此要用不同的方法查找故障原因.
(1)每一步的实验功能正常,但数据不正确.
要查找数据开关SW7~SW0接线是否正确.
也有可能元件损坏.
(2)每一步功能为正常,要查找控制信号连接是否正确.
3.
元件损坏引起的故障元器件损坏引起的故障,有些现象比较好找,有些比较难找,要用逐步分段分析法.
下面介绍几种问题的解决方法.
(1)假设地址灯显示不正常(或没有).
先检查总线上数据是否正常,如果正常,则检查LDAR信号是否起作用,把K18(LDAR)置高电平,用逻辑笔接至74LS273的11脚,按一下按钮,看逻辑笔脉冲灯是否闪一下;如果脉冲灯没有闪一下,则与非门坏了,如果正确,则74LS273坏了,要更换.
(2)总线上显示不正确(地址或数据).
从原理图上看,总线上所接元件较多.
因此,要查找的元件也较多.
如果有集成电路测试仪把元器件拔下来测试,按实验步骤,检查元件功能是否正常.
例如,先检查接数据开关的三态门,然后检查DR1、DR2、运算器、三态门等.
从八位数据通道器原理图上看,R0、R1、R2、IR等元件也要检查.
总之,要较快地查找故障,首先要根据故障现象,进行分析.
有些功能性故障原理分析较易解决.
有些功能正常,而数据不正确,则要逐步分析,用逻辑笔等工具配合查找.
·761·实验4微程序控制器组成实验一、实验目的与要求1.
实验目的(1)了解微程序控制器的组成以及工作过程.
(2)深入掌握微指令、微命令、微程序的概念.
(3)熟悉用单步方式执行一微程序以及如何检查每一条微指令正确与否的方法.

2.
实验要求(1)做好实验预习,掌握微程序控制器的工作原理.
(2)根据实验连线表连接实验连线,了解实验电路中各信号的作用.
(3)完成基本实验中规定的实验内容.
(4)写出实验报告.
二、实验设备与准备1.
实验设备(1)JYS—3b型计算机组成原理实验仪.
(2)双踪示波器1台.
(3)直流万用表1只.
(4)逻辑电平测试笔1支.
2.
实验准备(1)准备好实验连线,并用万用表测量是否导通.
(2)检查逻辑开关、电平指示、单次脉冲工作是否正常.
(3)控制信号线用不同的颜色区分,以便连接与检查.
三、实验原理1.
机器指令为了教学方便,本实验仪仅使用了五条机器指令和两条存储器读/写微程序和一条启动程序.
五条机器指令为:IN001(输入指令)ADDS#010(加法指令)STAS#011(存储器存数指令)OUTS#100(输出指令)JMPS#101(无条件转移指令)(1)IN为单字长(8位)指令,其含义是将数据开关上的8位数据输入到R0寄存器.
(2)ADD为双字长指令,第一字为操作码,第二字为操作数地址,其含义是将R0寄存·861·器的内容与内存中以A为地址单元的数相加,结果放在R0.
(3)STA为双字长指令,其含义是将R0中的内容存储到以第二字为地址的内存单元中.
(4)OUT为双字长指令,其含义是将内存中以第二字为地址的数据读出到数据总线上,由数据显示灯进行显示.
(5)JMP为双字长指令,执行这条指令时,程序无条件转移到第二字所指定的内存单元地址.
(6)存储器读操作(SRD):按下清除按钮(CLR)后,微地址寄存器UA4~UA0为全0时,用SRD开关强置UA3为"1",微地址寄存器变为01000,从而对RAM进行读操作.
(7)存储器写操作(SWE):按下清除按钮(CLR)后,微地址寄存器UA4~UA0为全0时,用SWE开关强置UA4为"1",微地址寄存器变为10000,从而对RAM进行写操作.
(8)启动程序(RP):按总清按钮后,使微地址寄存器UA4~UA0为全0,用数据开关SW7~SW0设置RAM中程序的首地址,然后从00000(UA4~UA0)开始执行微指令,即可转入00001微地址执行"取指"微命令.
2.
微程序上面介绍了实验仪的五条机器指令,五条指令对应五个微程序,每一个微程序由若干个微命令及下一个微地址信号组成.
不同的微指令由不同的微命令和下一个微指令地址组成.
3.
微指令格式和微程序控制电路根据给定的五条机器指令和数据通路总体图的控制信号,采用的微指令格式见图3.
0.
7.
微指令全长共24位,其中顺序控制部分6位(后续微地址5位,判别字段1位);操作控制字段18位,其中6、7位采用译码法,使用2—4译码器译出R0→BUS、PC→BUS、SW→BUS三个微命令,其他16个微命令进行直接控制.
对应微指令格式,微程序控制器的组成见图3.
0.
7和图3.
0.
8.
UA4~UA0为微地址寄存器.
控制存储器由3片2764组成,从而微指令长度为24位.
微命令寄存器为20位,由2片8D触发器74LS273和1片4D触发器74LS175构成.
微地址寄存器5位,用3片正沿触发的双D触发74LS74组成,它们带有清"0"端和预置端.
在不判别测试的情况下,T2时打入的微地址寄存器内容为下一条微指令地址.
在需要判别测试的情况下,T2时给出判别信号P(1)=1及下一条微指令地址01000.
在T4上升沿到来时,根据P(1)状态和IR7、IR6、IR5的状态条件对微地址01000进行修改,然后按修改的微地址读出下一条微指令,并在下一个T2时将读出的微指令打入到微命令寄存器和微地址寄存器.
CLR为清零信号.
当CLR为低电平时,微指令寄存器清零,微命令信号均无效.
一条指令由若干条微指令组成,而每一条微指令由若干个微命令及下一微地址信号组成.
它们存放在控制存储器2764中.
因此,用不同的微指令地址读出不同的微命令,输出不同的控制信号.
表3.
5.
6是微指令代码表.
从微程序流程图看(见图3.
4.
1),微程序控制器在清零后,总是先给出微地址为00000的微指令(启动程序).
读出微地址为00000的微指令时,便给出下条微指令地址00001.
微指令地址00001及00010的两条微指令是公用微指令.
微指令地址00001的微指令执行的是PC的内容送地址寄存器AR及PC加1微命令.
同时给出下一条微指令地址00010.
微指令地址00010的微指令在T2时序信号时,执行的是把RAM中的指令送到寄存器,同时·961·给出判别信号P(1)及下一条微指令地址01000.
在T4时序信号时,根据P(1)、IR7、IR6、IR5,修改微地址01000,产生下一条指令地址.
不同的指令(IR7、IR6、IR5也就不同)产生不同的下一微指令地址.
在IR7、IR6、IR5为000(即无指令输入时),仍执行01000的微指令,从而可对RAM进行连续读操作.
图3.
4.
1实验仪微程序流程图当执行完一条指令的全部微指令,即一个微程序的最后一条微指令时,均给出下一微指令地址00001,接着执行微指令地址00001、00010的公共微指令,读下一条指令的内容,再由微程序控制器判别产生一条微指令地址,以后的下一条微指令地址全部由微指令给出,直到执行完一条指令的若干条微指令,给出下一条微指令地址00001.
实验时,可用开关K0、K1、K2模拟指令的代码(模拟IR7、IR6、IR5),不断改变K0、K1、K2·071·状态,模拟不同的指令,从而读出不同的微指令.
用L0~L25电平指示灯接微命令输出端,实验用单步的方式,将启动程序五条指令、强迫RAM读、强迫RAM写的微指令一条一条读出.
可用电平指示灯显示每条微指令的微命令.
至少将电平指示灯接地址寄存器UA4~UA0和判别标志上,以观察微程序的纵向变化.
现按表3.
4.
1进行连线,再进行实验.
四、基本实验1.
按照表3.
4.
1将实验的连线接好表3.
4.
1微程序控制器实验连线表起F1F2F3F4F5E2E4E5A4A3B3B2讫G1G20G21E24E25C3D3G25G25G22G23F6起C2D2A5B5C5D5A6B6C6D6A7B7讫F7F8E6E7E8E9E10E11E12E13E14E15起C7D7A8B8C8D8A9B9C9D9A1B1讫E16E17E18E19E20E21E22E23F16F17F18F19起C1D1A2讫F20F21F222.
按实验步骤完成实验(1)观察时序信号将K22、K23置00按单次脉冲按键P0,使时序信号输出连续波形.
(2)观察微程序控制器工作原理将K22、K23置11,微程序控制器处于单步状态,按一次单步按键产生一拍时序信号T1、T2、T3、T4.
K24、K25置11(即SWE=1SRD=1),将K0置0、K1置0、K2置0、即IR7、IR6、IR5为全零.
表示无指令输入.
实验步骤如下:①按一次P2(CLR清零按钮),使UA4~UA0为00000.
②按一次P0执行微指令地址为00000的启动程序,给出下一条微指令地址UA4~UA0为00001.
③将K0、K1、K2置成001,即IR7、IR6、IR5为001(表示输入指令),按一次P0,执行微指令地址为00001的微指令,同时给出下一条微指令地址00010,以后再按P0,一直执行到一条指令的全部微指令结束给出下一条微指令地址00001,输入指令的微指令流程,请参阅微指令流程图.
微指令的微命令输出显示应同微指令代码表对应,微地址的输出显示也应相同.
④在执行至微地址UA4~UA0显示为00001时,置K0、K1、K2=010(即IR7、IR6、IR5=010为加法指令).
执行加法指令的若干条微指令,直至执行到微地址UA4~UA0显示00001,结束.
·171·⑤重复④,执行IR7、IR6、IR5为011(存储器存数指令)的指令.
⑥重复④,执行IR7、IR6、IR5为100(输出指令)的指令.
⑦重复④,执行IR7、IR6、IR5为101(无条件转移指令)的指令.
⑧在执行到微地址UA4~UA0显示为00001时,或在开机时,按清零键P2使UA4~UA0显示为00000时,置K0=0、K1=0、K2=0、K24置1,即机器(SRD=1)把K24开关从"1"→"0"→"1",使微地址UA4~UA0显示10000,强迫处于RAM写.
执行微指令地址为10000、10001、10010的三条微指令,电平指示灯显示微指令的微命令及微地址.
执行时为循环重复执行,以便不断对RAM写入数据,直到有CLR清零信号作用时才停止.
⑨按清零键P2,使UA4~UA0显示为00000,K0=0、K1=0、K2=0、K24置1(即SWE=1),K25置1(即SRD=1),把K25开关"1"→"0"→"1",使微地址UA4~UA0显示01000,强迫机器处于RAM读,执行微指令的微命令及地址.
执行时为循环重复执行微指令,不断读RAM内容.
(3)连续方式读出微指令将时序发生器处于连续时序信号状态,就可连续读出微指令.
将K22、K23置00,按P0时序发生器连续输出时序信号.
因此,微程序控制器按某一序列的微地址固定的重复地读出微指令序列.
注意:实验时,电平指示灯显示每条微指令的微命令时,对照表3.
5.
6微指令代码表的数据,有个别信号与显示的电平指示灯显示的电平正好相反.
五、扩充实验内容(1)用连续执行方法执行.
(2)时钟信号用QA,用双踪示波器观察时序电路(见图3.
0.
5)中T1、T2、T3、T4的各点波形,比较相位关系画出其波形,测量脉冲宽度.
·271·实验5CPU组成与指令执行实验一、实验目的与实验要求1.
实验目的(1)将微程序控制器、运算器、存储器、程序计数器联机,组成一台模型计算机.
(2)了解微程序控制器如何控制八位数据通道.
(3)通过CPU运行五条机器指令组成的简单程序,掌握机器指令与微指令的关系.
2.
实验要求(1)务必做好实验预习.
(2)根据实验表3.
5.
1,连接实验连线,了解实验电路各信号的作用,信号与时序之间的关系.
(3)完成基本实验中规定的实验内容.
(4)写出实验报告.
二、实验设备与准备1.
实验设备(1)JYS—3b型计算机组成原理实验仪.
(2)双踪示波器1台.
(3)直流万用表1只.
(4)逻辑电平测试笔1支.
2.
实验准备(1)准备好实验连线,并用万用表测量是否导通.
(2)检查逻辑开关、电平指示、单次脉冲工作是否正常.
(3)控制信号线用不同的颜色区分,以便连接与检查.
三、实验原理1.
八位数据通道的基本原理微程序控制器是根据数据通道和指令来设计的.
这里采用的数据通道是在上一次的"数据通道实验"基础上,又增加了指令寄存器IR、程序计数器PC(两片74LS163串接)、通用寄存器R0~R2形成的.
由于采用单总线上进行扩充,故PC必须通过三态门244与数据总线进行联接.
而通用寄存器R0~R2采用74LS374,它本身输出带有三态门,故不必再加244进行隔离,这个数据通道成为一个完整的CPU.
2.
八位数据通道中控制信号与时序信号的关系八位数据通道中控制信号由微程序控制电路提供,从微程序控制电路上看,这些控制信号在时序信号T2时送出,而大部分信号与T3、T4相关,与T3、T4时序信号相关的信号只能·371·在一拍信号时有效.
与时序信号T3、T4无关的控制信号在四拍信号时有效,这些控制信号在时序信号T2送出后一直保存在锁存器里,在下一个时序信号T2时才能改变.
3.
微程序控制器与八位数据通道的控制关系微程序控制器在T2时送出控制信号.
八位数据通道在T3或T4时执行这些控制信号.
微程序控制器要不断改变微程序地址,不断取出微命令,以控制八位数据通道进行存取数据、运算等操作.
实验中,我们把机器指令存在RAM中.
微程序控制器在T2时送出取指微命令LDIR,八位数据通道在T3时执行这一微命令,把机器指令的IR7、IR6、IR5送到微程序控制器的微地址转移电路,使微程序控制器的微地址改变,从而取出不同的微指令.
4.
实验说明CPU组成与指令周期实验是最复杂的一个整机实验,是将微程序控制器模块,运算器模块,存储器模块组合在一起,联成一台简单的计算机.
前面几个实验中,控制信号是由实验者用逻辑开关来模拟,以完成对数据通道的控制.
而这次实验,数据通道的控制信号全由微程序控制器自动完成.
CPU从内存取出一条机器指令到执行指令结束的一个指令周期,是由微指令组成的序列来完成的,一条机器指令对应一个微程序.
我们将五条机器指令及有关数据写入RAM中,通过CPU运行五条机器指令组成的简单程序,掌握机器指令与指令的关系.
实验时,通过逻辑开关K24(接SWE),将K24从"1"→"0"→"1",使微程序控制器的微指令地址为10000,强迫机器处于RAM写,重复执行微指令地址为10000、10001、10010微指令,把所写的程序写入RAM.
再通过逻辑开关K25(接SRD),将K25从"1"→"0"→"1",使微程序控制器的指令地址为01000,强迫机器处于RAM读,执行微指令地址为01000,01110,01111的微指令.
读出所写的程序,以校对写入的程序和数据是否正确,然后再运行程序.
5.
指令系统说明(1)1NA,Data指令码20,A指R0,Data指SW7~SW0.
将SW7~SW0上的数据输入到R0寄存器,是输入指令.
(2)ADDA,(add)指令码40(add),A指R0,add为存储器地址.
将R0寄存器的内容与内存中以add为地址单元内的数相加,结果送R0,是加法指令.
(3)STA(add),A指令码60(add),A指R0,add为存储器地址.
将R0中的内容存到以add为地址的内存单元中.
(4)OUTBUS,(add)指令码80(add),BUS为数据总线,add为存储器地址.
将内存中以add为地址的数据读到总线上.
(5)JMPadd指令码A0add,add指存储器地址.
程序无条件地转移到add所指定的内存单元地址.
(6)WE存储器写命令(7)RD存储器读命令·471·四、基本实验1.
按表3.
5.
1进行实验表3.
5.
1起F1F2F3F4F5E2E3E4E4E5A4A3讫G1G20G21E24E25C3D23D3D24G25G25G22起B3A1B1C1D1A2B2C2D2A5B5C5讫G23E14E15E16E17E18A19B19C19A10B10C10起D5A6B6C6D6A7B7C7D7A8B8C8讫D10C11D11C23A24B24B21A21A22D12B23C24起D8A9B9C9A13B13C13D13A14B14C14D14讫C12A23B22B12F6F7F8F9F10F11F12F13起A15B15C15D15A16B16C16D16D17A18B18C18讫E6E7E8E9E10E11E12E13F19F20F21F22起D18A25B25C25D25A26B26C26D26讫F23E19E20E21E22E23F16F17F182.
存储器写操作按表3.
5.
2中实验程序,完成存储器写操作.
表3.
5.
2地址指令码注释地址指令码注释002007A0addadd←000140addadd←0909550360addadd←0B0AAA0580addadd←0A(1)所写程序.
INR0,Data(输入指令)ADDR0,(add)(加法指令)STA(add),R0(存储器存数指令)OUTBUS,(add)(输入输出指令)JMP(add)(无条件转移指令)·571·(2)起始地址为00开始.
(3)K22、K23、K24、K25设置为1111,DP、TJ=11为单步状态,SWE=1、SRD=1.
SW7~SW0设置为00000000.
按清零键P2,将K24从"1"→"0"→"1",这时,UA4~UA0显示为10000,然后按表3.
5.
3进行存储操作.
表3.
5.
3存储器写操作过程及显示结果表P0K0~K7SW7~SW0L13~L12A7~A0L0~L7BUS7~BUS0L8~L12UA4~UA0L21~L25PC7~PC0↓0010000↓00H1000100H↓20H00H01H1001001H↓00H20H1000101H↓40H01H02H1001002H↓01H40H1000102H↓09H02H03H1001003H↓02H09H1000103H↓60H03H04H1001004H↓03H60H1000104H↓0BH04H05H1001005H↓04H0BH1000105H↓80H05H06H1001006H↓05H80H1000106H↓0AH06H07H1001007H↓06H0AH1000107H↓A0H07H08H1001008H↓07HA0H1000108H↓00H08H09H1001009H↓08H00H1000109H↓55H09H0AH100100AH↓09H55H100010AH↓AAH0AH0BH100100BH↓0AHAAH100010BH存储器写是在单步状态下进行.
其控制信号全部由微程序控制器提供.
因此只需操作K0~K7(置数据)及按P0(单步操作).
写过程结束后,按清零键P2.
·671·以上为存储器写入全过程,起始地址是00H.
如果从30H开始,只要在开始用SEW(K24开关)置UA4为1,UA4~UA0显示为10000,SW7~SW0开关置30H,写过程相同.
不同之处在于显示地址为30~3AH.
总线显示为30~3AH.
3.
存储器读操作按表3.
5.
4中实验步骤,完成存储器读操作,以验证存储器写操作是否正确.
表3.
5.
4存储器读操作过程及显示结果表P0K0~K7SW7~SW0L13~L20A7~A0L0~L7BUS7~BUS0L8~L12UA4~UA0L21~L25PC7~PC0↓0001000↓00H0111000H↓00H01H0111101H↓00H20H0111001H↓01H02H0111102H↓01H40H0111002H↓02H03H0111103H↓02H09H0111003H↓03H04H0111104H↓03H60H0111004H↓04H05H0111105H↓04H0BH0111005H↓05H06H0111106H↓05H80H0111006H↓06H07H0111107H↓06H0AH0111007H↓07H08H0111108H↓07HA0H0111008H↓08H09H0111109H↓08H00H0111009H↓09H0AH011110AH↓09H55H011100AH↓0AH0BH011110BH↓0AHAAH011100BH↓0BH0CH011110CH↓0BH**H011100CH↓0CH0DH011110DHK22、K23、K24、K25设置为1111,为单步操作.
K25从"1"→"0"→"1",这时,UA4~UA0显示为01000.
存储器读操作是在单步状态下进行的.
同样只需按表3.
5.
4操作K0~K7及按单次键P0.
如果程序写在30H单元内,只需在开始时SW7~SW0开关置30H,A7~A0显示则从30H开始,其他不变.
在**处,程序未读出时是随机数.
当执行后用读方法读出时,**处显示指SW7~SW0+(09H)即8A+55=DFH.
·771·4.
执行过程执行过程可用单步操作,也可以用连续执行,当单步执行,K22、K23、K24、K25设置为1111,按清零键P2,然后按表3.
5.
5操作.
表3.
5.
5执行过程及显示结果表P0K0~K7SW7~SW0L13~L20A7~A0L0~L7BUS7~BUS0L8~L12UA4~UA0L21~L25PC7~PC000H00000↓Data(8A)00H0000100H↓00H01H0001001H↓Data(8A)00H20H0100101H↓00H8AH0000101H↓01H02H0001002H↓01H40H0101002H↓02H03H0001103H↓09H55H0010003H↓09H55H0010103H↓09H8AH0011003H↓09HDFH0000103H↓03H04H0001004H↓03H60H0101104H↓04H05H0011105H↓0BHXXH1011005H↓0BHDFH0000105H↓05H06H0001006H↓05H80H0110006H↓06H07H1001107H↓0AHAAH1010007H↓0AHAAH0000107H↓07H08H0001008H↓07HA0H0110108H↓08H09H1010109H↓08H00H0000100H↓5.
运行情况(1)先执行INR0Data输入指令.
将开关量8A送入R0寄存器.
(2)执行ADDR0(add)加法指令.
将存储器地址09中的内容(55)同R0中的数据(8A)相加,结果送R0,结果为DF.
(3)执行STA(add)R0指令.
将R0中的内容DFH,送以add为地址的内存,add为OB,DF送R0存储器OB中.
(4)执行OUTBUS(add)指令.
·871·将add为地址的内容送总线,add为OA中存AA,AA送总线.
(5)执行JMPadd指令.
无条件转移到以add为地址的内存中,执行指令.
转移到00地址.
再执行INR0Data输入指令.
五、扩充实验(1)改变参与运算的数据,先计算理论值,后进行实验验证.
(2)用连续执行方法执行微程序.
六、思考与讨论改变存储器地址,如何进行存储器写操作、读操作及如何执行.
表3.
5.
6二进制微指令代码表当前微地址232221201918171615141312111098765下一微地址000000000001000000100110000010000100000000000001100100001000010000000010000100000101000000110000000100000010000001000010000000001000100000000010100101000000000010000010000110001101001010001000001000000010011100000001000000100001011001000000000100000010011001110010010000000001000000110000010101000000000000001100100001101011000000000000011001000111011000000000000000110010100110110100000000000001100101010101011100000000000000110010011110111100000001000000000000111010000000000100000010011010001100010000000000000110010100101001000000001100000001101000110011000000010000001000010100101000000000100000000000000011010100000011000001000000000110110000000011000000010000001·971·第四部分微型计算机安装实验目前,计算机领域里使用最多的还是基于PC的微型计算机.
了解这类微机的组成和安装测试方法是现实的需要.
本部分设计了6个这方面的实验.
考虑到实验条件的普遍性,我们主要以INTEL公司的P5x/PⅡ/Celeron/PⅢCPU及其兼容的微机系统为对象进行设计,并要求实验者具备基本的微型计算机组成知识,熟悉DOS或WINDOWS环境下的基本操作.
实验1整机认识一、实验目的(1)认识和了解多媒体微机的外部组成和特征,掌握主机、显示器、键盘、鼠标和音响设备之间的互联方式.
(2)了解机箱内部各主要器件的基本布局.
(3)加电测试,了解微机启动时屏幕信息的基本含义和在微机上播放VCD的过程.
二、实验设备及材料(1)P5x(586)级多媒体微机(P166以上)1套,在机内预装MS-DOS6.
22和WINDOWS95/98中文版操作系统,同时装有"超级解霸"等媒体播放软件.
(2)VCD影碟1张.
三、实验工具十字头螺丝刀1把、多功能插座1个.
四、实验步骤(1)指导教师面对实物向学生介绍多媒体微机的外部组成、识别要点和主机、显示器、·081·键盘、鼠标、音响设备的主要功能以及各开关按钮的作用.
(2)教师针对实物演示微机外部设备的互联方法,向学生讲解下列内容:①展示机箱的背面,拔下微机外部的各种连线和插头.
②讲述电源插头的形状、特征,示范其与微机电源主插座的插接.
③讲述显示器信号插头的形状、特征.
示范其与微机显示卡D型插座的插接,见图4.
1.
1中显示器信号插头(左)与显示卡信号插座(右)的插接.
介绍显示器电源线的两种接入方式(直接插在多功能插座上和插在微机电源的副插座上).
图4.
1.
1显示器信号插头与显示卡的插接④讲述键盘插头的形状、特征标识(箭头).
示范其与微机键盘插口的插接(见图4.
1.
2,键盘插头插向微机键盘口).
图4.
1.
2键盘插头插向微机键盘口⑤讲述音箱、麦克风信号插头的形状、特征.
示范其与微机声卡上各插孔的插接(见图4.
1.
3,声卡上的外部接口).
(3)针对实物介绍微机机箱内部的布局、主要部件位置和初步的识别方法.
①教师用螺丝刀拧下机箱盖上的螺丝,取下机箱盖,向学生展示机箱内部的情况(见图4.
1.
4,机箱内部的布局).
②介绍机箱内的布局(电源、板卡、托架等),分别介绍10种内部器件的位置,逐一讲述其形状、颜色等识别特征,说明它们的组合方式.
③开启电源开关,介绍机箱内外各风扇的作用,按动光驱面板上的按钮,使光驱碟仓弹出和复位.
·181·图4.
1.
3声卡上的外部接口图4.
1.
4机箱内部的布局④关闭电源,合上机箱盖,拧好螺丝.
(4)初步介绍微机屏幕显示的内容和播放VCD.
①开启微机和显示器的开关,教师用教鞭指着启动初期屏幕上的提示信息加以简单介绍,其中包括显示卡、BIOS版本、CPU、内存、硬盘、光驱和声卡的初始信息.
②当屏幕出现"StartWindows95/98.
.
.
"时,及时按F8键,进入多启动选择菜单,从中选择进入MS-DOS项.
③重新进入Windows操作系统,将VCD碟放进光驱(见图4.
1.
5,打开仓门的光驱),打开音箱电源,用鼠标点击媒体播放器的标志,播放VCD的片段.
图4.
1.
5打开仓门的光驱(5)实验结束:取出VCD碟,关闭操作系统,关掉微机、显示器、音箱的电源.
五、讨论(1)组成多媒体微机的主要部件有哪些各自在微机中起什么作用(2)如何将机箱以外的设备连接到机箱上连接时需要注意什么问题·281·实验2微机各部件的认识一、实验目的(1)认识和了解微机12种部件的外形、特征和有关标识.
(2)学习和掌握主要部件说明书的查阅方法.
(3)初步了解各部件的相互连接关系.
二、阅读有关部件的说明书根据实验条件,阅读微机各种部件的说明书,至少包括相应主板、CPU、显示卡和声卡的说明书.
在本部分的附录1~附录4中提供了这些典型部件说明书的简介(主要内容摘录).
三、实验材料(1)P5x(586)级或PⅡ级微机主板1~2块,最好有1块AT型的586主板和1块ATX型的PⅡ主板(见图4.
2.
1、图4.
2.
2和图4.
2.
3).
图4.
2.
1AT型586级主板(2)CPU1~2块,最好有Socket7型和Slot1型各1块;配相应的风扇(见图4.
2.
4CYRIXMⅡ型CPU和图4.
2.
5INTELPⅡ233型CPU).
(3)内存条若干,最好有72线(SIMM)的EDORAM2条和168线(DIMM)的SDRAM1条(见图4.
2.
6SIMM型和DIMM型内存条).
(4)VGA显示卡1~2块,最好有PCI和AGP型的各1块(见图4.
2.
7PCI型VGA显示卡和图4.
2.
8AGP型VGA显示卡).
·381·图4.
2.
2ATX型586级主板图4.
2.
3ATX型PⅡ级主板图4.
2.
4CYRIXMⅡ型CPU图4.
2.
5INTELPⅡ233型CPU(5)微机用机内电源1~2套,带开关和电源线,最好有AT和ATX型各1套,相应的机箱各1个(见图4.
2.
9AT型机内电源和图4.
2.
10ATX型机内电源).
·481·图4.
2.
6SIMM型(短)和DIMM型(长)内存条图4.
2.
7PCI型VGA显示卡图4.
2.
8AGP型VGA显示卡图4.
2.
9AT型机内电源·581·(6)VGA显示器1台,带电源线;键盘1~2个,最好有普通接口和PS/2接口的各1个,普通和PS/2鼠标各1个(见图4.
2.
11普通键盘口和PS/2键盘口).
图4.
2.
10ATX型机内电源图4.
2.
11普通和PS/2键盘口(7)3.
5英寸软驱和硬盘各1块,5.
25英寸光驱1台(见图4.
2.
12中的软盘驱动器、图4.
2.
13中打开外壳的硬盘和图4.
2.
14光盘驱动器).
图4.
2.
12软盘驱动器图4.
2.
13打开外壳的硬盘图4.
2.
14光盘驱动器·681·(8)普通ISA声卡1块(见图4.
2.
15ISA声卡和PCI声卡).
图4.
2.
15(9)主板及若干部件的说明书(应随实际部件尽量配备).
四、实验步骤(1)清点实验材料,记录各器件的序列号.
(2)认识主板:主板几乎与所有设备都有衔接关系,应对照说明书熟悉主板的尺寸、板上各插槽(座)、接口和跳线(DIP开关)的位置.
大多数主板的接口、跳线和开关附近印有简明标识和各种设置明细表,主板说明书中相应有更加详细的说明(图4.
2.
16:主板上的各种插槽、插座和接口、DIP开关).
需要重点掌握的主要内容有:①CPU插座/插槽、CPU风扇电源的接口、主板电源插座;图4.
2.
16主板上的各种插槽、插座和接口、DIP开关·781·②内存插槽、ISA插槽、PCI插槽、AGP插槽;③IDE(硬盘、光驱)接口、软盘驱动器接口;④串行口、并行口、PS/2接口、USB接口、各类外设接口的位置及方位(即"1"脚所在方位);⑤各设置跳线、DIP开关、主板与机箱面板的按钮和指示灯接口等的位置,特别注意Reset功能插座、软启动插座、扬声器插座的位置和具有CMOS清除功能跳线的位置;⑥阅读主板说明书的主要内容.
(3)认识CPU:标称、电压、倍频关系;封装及插接形式、定位标志;风扇安装和供电方式;在主板上的安装位置;阅读说明书的主要内容.
(4)认识内存条:形状、插接时的定位缺口;在主板上的安装位置;芯片上的标称与总容量的关系.
例如16片的HY57V168010B芯片分别贴装在168线内存条的两面,构成的总容量为32MB.
(5)认识显示卡:形状、插接时的定位缺口(图4.
2.
7和图4.
2.
8);D形信号插座(3排15孔,图1.
1的左侧);卡上预装显示内存的容量;在主板上的安装位置;阅读说明书的主要内容.
(6)认识软驱、硬盘和光驱:形状、电源和信号插座的大小和位置;安装螺丝孔的分布;在机箱托架上的安装位置.
(7)认识声卡:形状、插接时的定位缺口(见图4.
2.
15);D形游戏杆插座(2排15孔);MIC、音频输入和输出插孔的识别(见图4.
1.
3);在主板上的安装位置;阅读说明书的主要内容.
(8)认识机箱和开关电源:机箱的形状、箱内布局、各开关/按钮的功能、背板通孔档片的拆装方式、电气接地位置;电源壳体上的主/副供电插座、开关线、主板DC供电插头、通用大/小DC供电插头(见图4.
1.
4、图4.
2.
9、图4.
2.
10).
(9)认识鼠标键盘:了解AT键盘的大插头、PS/2键盘和鼠标的小插头,它们在主板上的安装位置.
五、讨论(1)AT主板和ATX主板的主要区别有哪些(2)如何识别SOCKET7插座和SLOT1插槽(3)如何识别72线和168线的内存条以及相应的内存插槽(4)如何区别PCI和AGP插槽(5)主板上AT和ATX电源插座有何不同(6)跳线和DIP开关起什么作用(7)怎样区别主板上的IDE和FDD插座(8)根据什么确定PS/2型的键盘和鼠标接口(9)声卡的输入输出孔各有什么作用(10)电源背后两个插座的区别(11)找到主板上执行"RESET"和"CMOS清除"功能的器件的具体位置(12)不同类型CPU的风扇及风扇电源插接方式有何差异·881·实验3主板、CPU、内存和显示卡的初步装配一、实验目的(1)重点掌握某型号微机主板的类型、尺寸、器件的布局、有关插座和插槽的作用.
(2)掌握实验用CPU、内存、显示卡的类型、标识和插装方法.
(3)加电测试、确认安装成功.
二、实验材料(1)P5x(586)级或PⅡ级微机主板1~2块,最好有1块AT型的586主板和1块ATX型的PⅡ主板.
(2)CPU2块,Socket7型和Slot1型各1块;配相应的风扇(见图4.
3.
1CYRIXMⅡ型CPU的风扇及附带的电源插头).
(3)内存条:72线EDORAM2条、168线SDRAM1条.
(4)VGA显示卡:PCI和AGP型的各1块.
(5)微机用机内电源:AT和ATX型各1套,各自带开关和电源线.
(6)VGA显示器1台,带电源线;普通接口和PS/2接口的键盘各1个.
(7)比主板略大的薄橡胶或泡沫塑料垫1块,扬声器1个,带地线的多功能插座1个,尖嘴钳1把,螺丝刀1把.
(8)主板、CPU、内存和显示卡附带的说明书共4份.
图4.
3.
1CYRIXMⅡ型CPU的风扇三、实验准备(1)注意在每次接触实验器件前要放掉身上的静电.
方法是摸一下体积比较大的金属导体,如机箱等.
注意在任何情况下都不能带电拔插任何器件.
(2)清点实验材料,记录各器件的标识特征、型号和序号.
(3)检查主板:对照说明书检查本次实验中涉及主板上有关插槽(座)、接口和跳线的数量和外观质量.
①CPU插座的手柄、滑板能否灵活开合,针孔是否清洁,CPU风扇电源的插口是否完好(见图4.
3.
2搬开手柄的CPU插座).
·981·图4.
3.
2搬开手柄的CPU插座②内存插槽、ISA插槽、PCI插槽和AGP插槽是否清洁,有无簧片损坏.
③键盘插口、PS/2接口是否清洁;AT/ATX选择及设置方法;跳线/DIP开关设置方式.
④各跳线的位置和跳线子的数量;跳线插针有无缺针、弯针、碰针或松动;记住Reset功能插座的位置.
⑤主板上附加设备(外部总线)的工作频率(外频);VGA总线频率、功能设置方法;跳线设置图;明确开机后进入CMOS设置的方法(一般是开机进行内存自检时按"Del"键).
(4)检查CPU:对照说明书明确以下概念、记录有关参数和设置.
①CPU的类型与倍频、电压的相互关系,控制CPU的跳线设置(见图4.
3.
3某主板上的CPU跳线设置图).
图4.
3.
3某主板上的CPU跳线设置图②检查CPU针脚是否整齐,有无弯曲和断裂(见图4.
3.
4586CPU的针脚).
(5)检查内存条:①内存的类型;芯片数量;供电电压;跳线设置图.
②内存条下部与插槽接触的"金手指"部分是否有断裂和镀膜脱落现象.
·091·图4.
3.
4586CPU的针脚(6)检查VGA卡:对照说明书明确卡上各芯片的作用,检查卡下部与插槽接触的"金手指"部分是否有断裂和镀膜脱落现象.
(7)检验电源:①若机内电源的开关不在其外壳上,则应按照电源上贴着的开关引线指示图,依次插接好电源开关(见图4.
3.
5AT电源开关插接线序图),一般是白对兰、黑对棕.
图4.
3.
5AT电源开关插接线序图②单独将3眼电源线插头插入电源背板风扇罩旁边下方的插座(见图4.
3.
6AT电源背后的电源插座),按下开关加电,看电源风扇是否转动.
将CPU风扇的电源输入接头与机内电源的DC输出大接头相连,看CPU风扇是否转动.
(8)检查VGA显示器的信号插头内针脚是否整齐(见图4.
1.
1中的VGA信号插头),有无弯曲和断裂;试着将其与VGA卡的D型插座相连接,看是否松紧合适.
四、实验步骤(1)跳线设置:对大多数主板来说,跳线设置是组装电脑的一项十分重要的工作.
设置跳线的目的是为了确定系统工作状态.
跳线设置的主要内容有CPU工作电压设置、CPU外·191·图4.
3.
6AT电源背后的电源插座部(总线)频率设置和CPU内部时钟倍频设置.
板卡不同,所应设置的跳线也不相同,应该严格按照主板说明书的要求来进行.
错误的跳线设置,轻则导致系统不能工作,重则损坏板卡或者器件.
(2)安装586CPU.
①设置CPU环境参数:根据主板说明书、CPU的生产厂家和类型,按照预先画好的跳线设置图,进行跳线设置.
同组的其他人进行确认.
②松开586主板上CPU插座(见图4.
2.
1和图4.
3.
2中的Socket7型586CPU插座)的手柄,向前推到头(转动角度超过90度),确认插座上层同时向前移动到头.
根据CPU和插座上的钝边标志,确定CPU的摆放方向,将CPU对准针孔轻轻插入插座(见图4.
3.
7CPU插接方向示意图).
确认全部针脚均进入针孔后,再稍加用力将其压实.
将手柄搬回与插座平齐并照原样卡入插座侧面的舌头下(见图4.
3.
8即将安装就位的CPU).
图4.
3.
7CPU插接方向示意图③将CPU风扇平放在CPU上,使其充分接触.
根据插座侧面风扇卡舌的位置,先将风扇弹性卡子的一头钩在卡舌上,然后轻压卡子的另一头,使之钩上插座相对侧面的另一个卡舌.
轻轻晃动CPU风扇,确认其已牢固地贴在CPU上,用手指拨动风扇,看其是否能灵活转动.
将CPU风扇的电源输入接头与机内电源的某个DC输出接头相连(见图4.
3.
9中的CPU风扇电源插接图).
(3)安装PⅡCPU.
·291·图4.
3.
8即将安装就位的CPU图4.
3.
9CPU风扇电源插接图①设置CPU环境参数:根据主板说明书、CPU的生产厂家和类型,按照预先画好的跳线设置图,进行跳线设置.
让同组的其他人进行确认.
②按照CPU说明书的要求,将PⅡCPU专用的两个Slot1托架卡槽用螺丝分别固定在主板的CPU插槽的顶端,使托架卡槽的凹槽相对(见图4.
3.
10Slot1托架卡槽安装示意图).
有的主板采用折叠式CPU托架,只需将折叠的卡槽向两侧扳正直立,就可以插入CPU了.
图4.
3.
10Slot1托架卡槽安装示意图·391·③插入CPU时注意CPU与Slot1插槽正确对位,CPU底部金手指上的凹槽对准Slot1插槽中的凸出部位.
将PⅡCPU对准CPU支架两侧卡槽竖直向下插入,继而向下插入主板Slot1插槽.
当CPU两侧凸出的弹性就位卡卡入CPU支架两侧的就位卡孔时,会听到CPU支架两侧均发出"咔"的响声,此时CPU安装就位.
必要时将CPU两侧顶端的卡子向外搬向托架,使之相互锁紧.
④将PⅡCPU自带的风扇电源线一端插接在CPU风扇电源接口上,另一端插接在主板上的CPU风扇电源接口上.
主板CPU风扇电源接口大多在CPU插槽附近,插接风扇连线时要注意插头的卡口方向(见图4.
3.
11中安装就位的PⅡCPU).
图4.
3.
11安装就位的PⅡCPU(4)安装SIMM内存条.
①确定所要安装的内存条的数量和总容量(4MB、8MB、16MB、32MB等),根据主板说明书确定在哪些SIMM槽上安装,检查并调整相应的内存类型和电压设置跳线.
②排好安装顺序,将内存条下方的缺口对准第一个SIMM槽上的突起,从斜上方插入SIMM槽中,保证内存条两端的圆孔对准插槽两侧与内存条垂直的两个塑料卡子,两个食指同时轻压内存条的两端,确认无浮空现象后将内存条搬到与主板垂直的位置,确保卡子卡入圆孔中,同时SIMM槽两端的另一对塑料(不锈钢)卡子也应卡在内存条的背后并锁紧.
③轻轻摇动内存条,应无松动.
然后再插第二条,依次插完.
若因第一条的阻碍使第二条无法斜着插入,则说明安装顺序搞错,应将第一条拆下,按照相反的顺序重插.
(5)安装DIMM内存条.
①确定所要安装的内存条的数量和总容量(16MB、32MB、64MB等),根据主板说明书确定在哪些DIMM槽上安装,检查并调整相应的内存类型和电压设置跳线.
②排好安装次序,首先将DIMM插槽两侧的弹性卡搬开,使之靠近主板,然后将内存条底部金手指上的两个凹形缺口对准DIMM插槽中的两个凸出卡口(反向插不下去),对准方位后将内存条竖直向下插入DIMM槽顶端的垂直侧槽中,两个食指轻压内存条的两端,确认无浮空现象后,再分别用力按压其两端,使内存条垂直压入插槽中,听到DIMM插槽两侧的弹性卡发出"咔"的声响后,内存条即安装就位.
此时插槽两侧的弹性卡应随之向上直立,弹性卡两侧的卡头卡在内存条两侧的凹形就位缺口上.
必要时可同时捏紧两个弹性卡·491·子,使之正确卡入内存条两侧的缺口中并锁紧.
③内存条(包括接口卡)接触不良是电脑的常见故障,安装前先检查一下内存的金手指,如有氧化现象可用橡皮擦一下,切不可用砂纸打磨,砂纸会损坏其镀膜.
(6)安装显示卡.
①将显示卡下方金手指的缺口对准PCI/AGP槽中的隔断,垂直插入槽中.
②按压显示卡的两个顶端,应无浮空现象.
因显示卡暂时无法固定,在后面的加电观察过程中,必须保证显示卡不晃动和脱落,以免引起短路而损坏器件(见图4.
3.
12中显示卡的单独插装).
图4.
3.
12显示卡的单独插装(7)连接电源、键盘、显示器和扬声器.
①AT型机内电源:确认电源没有加电,找出电源DC输出端引线中两个底部带齿的插头,一般标为P8和P9(见图4.
3.
13中AT电源插头插入主板插座),将其各自的黑线端相靠并对准主板上AT电源插座的中央,分别插入.
插好后两个插头的黑线端应紧挨着,插头的齿应钩入插座的齿孔.
图4.
3.
13AT电源插头插入主板插座·591·②ATX型机内电源:确认电源没有加电,找出ATX电源DC输出引线中的一个2*10针插头,此插头应插在ATX主板的2*10脚电源插座上.
插线时将插头上的挂钩一侧对准插座上与挂钩相对应的凸出卡口向下插入即可(见图4.
3.
14中ATX电源插头插入主板插座).
为防止插反,插座中有10只插孔做了特殊的设计,这10只插孔内框的一边为直角,另一边有倒角,ATX电源的20针输出插头也有相应设计,反向插不进去.
图4.
3.
14ATX电源插头插入主板插座③键盘:键盘插头上有一个"箭头"标志,将其朝上插入主板的键盘口.
插接时注意插头上的凹形槽与键盘口上方的凹形卡口相对应,否则插不进去(见图4.
1.
2).
传统的AT键盘口在外形和引脚功能上与ATX主板上的PS/2口是不同的.
因此,AT键盘不能直接用在ATX机上,如果要在ATX机上使用AT键盘,可以通过接口转换器连接.
注意,PS/2型键盘的插座与PS/2型鼠标插座的几何形状完全相同,都是6针接口,而且上下紧挨着,不容易分清,应根据主板说明书的有关标志加以区别,防止插错(见图4.
3.
15中的PS/2型接口).
图中右下角的两个叠起来是矩形接口,是USB接口.
④显示器:确认显示器的电源开关是关闭的.
显示器尾部有两根电缆线,一根是信号电缆,其插头为"D"形15针插头(实际的针数一般不到15根,见图4.
1.
1),用于连接显示卡,另一根是三芯显示器电源线,为显示器提供电源.
连接显示器时,将显示器的"D"形15针插头端平,对准显示卡尾部的"D"形15孔插座平稳插入,然后拧紧插头两端的压紧螺杆,采取临时措施保证显示卡不歪倒.
将显示器电缆线的凸型插头插进多功能插座,或将其凹型插头插进机内电源的3孔插座内(见图4.
3.
6中右上方的凹型插座).
图4.
3.
15PS/2接口⑤将扬声器和电源指示灯的接头插入主板上相应的插座内,注意正负极.
(8)加电观察·691·①全面检查所有器件和插接件的准确和牢固,确认机内电源开关处于关闭状态,将其电源线与多功能插座相接.
开启显示器的电源开关.
②按下机内电源的开关,手指不要离开,看电源风扇和CPU风扇是否转动,若任何一个不转,则立即关闭开关.
若发现有火花、烟雾或异味,也要立即关机.
③调整显示器的亮度和对比度,看屏幕上是否有字符和图形出现.
当屏幕上出现显示卡类型、CPU类型及工作频率、内存容量和自检等内容时,说明安装和系统工作正常.
记录下CPU的频率、内存容量、BIOS序列号等数据,与预设的数据比较.
④若显示器无任何反应,但扬声器有报警声,听清报警的长短和数量等信息后,关闭电源,按报警提示的线索检查有关器件.
若扬声器也无声音,则也要尽快关闭电源,请指导教师帮助判断故障.
必要时更换怀疑有故障的器件.
⑤一般故障现象及故障原因:a.
电源风扇不转,电源指示灯不亮,可能是电源开关未打开或电源线未接通.
b.
电源指示灯亮,但是无声无显示,说明主板电源接通,自检初始化未通过.
需检查各连线是否连接正确,显示卡、内存条是否接触良好,CPU设置是否正确.
c.
电源指示灯亮、喇叭鸣响,可能出现的故障有键盘错误、显示卡错误、显示器错误、内存错误、主板错误,等等.
若有屏幕提示,可根据提示处理;若无显示,则主要检查显示器、显示卡和内存.
d.
电源风扇一转即停,说明机内有短路现象,应立即关闭电源,拔去电源插头.
可能造成的原因有:a主板电源线插接错误;b主板和机箱短路;c主板、内存质量不佳;d显示卡安装不当等.
此类故障属严重故障,一定要小心、仔细地检查,查到故障原因并排除后方能继续通电,否则会损坏设备.
e.
如果查不出原因,请指导教师帮助解决.
(9)进行CMOS设置.
①用螺丝刀头轻触RESET功能插座上的两根插针,使其瞬间短路,系统应能重新启动.
②按照说明书上的介绍,通过按键盘上的Del键或其他方式,可进入主板的CMOS设置画面中,然后可参照说明书进行有关的设置练习,但不要保存新设置.
③若系统显示或报出"无硬盘或软盘的信息"时,属于正常现象,不必进行处理.
(10)实验结束①关闭电源,按照相反的次序拆除各器件,其中拆下内存条时需将两端的卡子同时搬开,一般内存条会自然松动.
②将主板上各跳线的设置恢复初始状态.
清点各类器件的数量,并请指导教师检查后离开.
五、讨论(1)如何松开与卡上SOCKET7CPU插座的手柄(2)如何在主板上进行AT/ATX设置·791·(3)电源开关的线序插错会产生什么后果(4)CPU跳线/DIP开关设置错误会出现什么现象(5)内存条选择或插入不匹配会有什么结果(6)给586CPU装散热片和风扇需注意什么问题(7)将AT电源插头插入主板电源插座有什么窍门(8)怎样保证显示卡在插入主板后的稳定(9)拆下PⅡCPU需哪几个步骤(10)加电显示出的内容与所安装器件的型号、规格不一致应如何处理·891·实验4软驱、硬盘、光驱的初步连接和调试一、实验目的(1)了解和掌握软驱、硬盘、光驱的类型、标识和连接方法.
(2)加电测试、在硬盘上装入DOS,读出光盘中的内容,读写软盘.
二、实验材料(1)实验3中已接触过的P5x(586)微机主板1块(AT型),CPU1块(Socket7型)和相应的风扇.
(2)内存条若干,72线(SIMM)的EDORAM2条(每条8MB)或168线(DIMM)的SDRAM1条(32MB).
VGA显示卡1块(PCI型).
(3)软驱1个(3.
5英寸、1.
44MB),硬盘1块(3.
5英寸、504MB~4GB),CD-ROM光驱1个(5.
25英寸、20~40倍速),各自对应的数据排线2~3条.
(4)微机用普通AT型机箱的机内电源、开关和电源线1套.
(5)VGA显示器1台,带电源线;普通接口键盘1个.
MSDOS6.
22系统盘1张,光驱驱动程序盘1张,空白软盘1张,数据光盘1张.
(6)比主板略大的薄橡胶或泡沫塑料垫1块,带地线的多功能插座1个,尖嘴钳1把,磁性螺丝刀1把.
三、实验准备(1)清点实验材料,记录各器件的标识特征、型号和序号.
(2)阅读有关说明书的硬件部分,确定并记录如下参数和设置:①硬盘的类型、容量,被当作主/从盘时的跳线设置(见图4.
4.
1中硬盘的接口).
图4.
4.
1硬盘的接口②光驱的类型、速度,面板上各按键的功能,被当作主/从盘时的跳线设置(见图4.
4.
2光驱的接口).
③确定主板上IDE和FDD接口/插座的位置,根据3个器件可能的安装位置,确认信号排线是否够长(见图4.
4.
3中的左边的FDD和右边的IDE信号排线).
(3)检查软驱、硬盘和光驱的数据接口的针脚是否整齐,有无弯曲和断裂.
(4)检验机箱电源是否能工作:单独给其加电,看电源风扇是否转动.
(5)将软盘插入软驱内,再按弹出键,看软盘是否能顺利弹出(见图4.
4.
4的软驱接口).
·991·(6)检查光驱仓门能否弹出:单独将机箱电源的DC输出插头(20mm宽)插入光驱后的相应插座,加电后按两次光驱面板上的仓门开合键,看光驱碟仓能否顺利弹出和缩回(见图4.
1.
5).
图4.
4.
2光驱的接口图4.
4.
3IDE和FDD信号排线图4.
4.
4软驱的接口图4.
4.
5软驱电源的插接·002·四、实验步骤(1)在主板上安装586CPU和内存条:按照实验3的要求,将CPU、风扇和内存条安装在主板上,设置好有关的跳线和DC电源插头.
(2)连接软驱、硬盘和光驱.
①软驱:在机箱电源的DC输出插头中选择1个10mm宽的小四孔插头,它是软驱供电电源插头,要插入软驱的电源插座上.
电源插头四根连线的颜色分别为黄(+12V)、黑(地)、黑、红(+5V).
插接时注意方向(一般是插头上的红线与信号排线边缘的红线相靠近),若反向插入通电后可能会损坏软驱.
若插头下面设有卡槽,则应将其插在插座下方的卡舌上(见图4.
4.
5软驱电源的插接).
连接软驱与主板FDD接口用的是34线扁平排线信号电缆,将该排线较长一端的插头插在主板上的FDD插座内,注意将排线一侧的红线靠近插座旁的"0"或"1"的针脚标志,排线较短一端插头后部有7根线是扭转后压入的,该插头必须插进软驱"A"的34针数据插座内(见图4.
4.
6FDD信号排线插向软驱),排线中间的34针插头是为接软驱"B"而准备的,插接时注意将排线一侧的红线靠近软驱的电源插座.
图4.
4.
6FDD信号排线插向软驱②硬盘:主板上一般有两个IDE接口,每个IDE接口可用一根数据电缆连接两台IDE设备,通常是连接硬盘或光驱(见图4.
2.
16中的双IDE接口).
为了区别这两台设备,在硬盘和光驱上都设有主从设置跳线插针,可用跳线子将其设置为主(master)方式、从(slave)方式或单一(single)方式.
例如在一个IDE接口上安装两块硬盘,必须将其中一块设置为主盘,另一块设置为从盘,设置错误将使系统无法正常工作.
检查硬盘跳线子并设置在主盘位置;在机箱电源的DC输出插头中选择1个大的(20mm宽),插入硬盘的电源插座上,注意将插头的斜角对准插座上的斜角(一般情况下插头上的红线靠近信号插座,见图4.
4.
7硬盘电源的插接).
IDE接口专用的40线扁平数据电缆排线通常有3个插头,任一插头均可插接硬盘、光驱或主板的IDE接口.
将排线一端的插头插在主板上的第1个IDE插座内,注意将排线一侧的红线靠近插座旁的"0"或"1"的针脚标志(见图4.
4.
8IDE信号排线插向主板).
然后将排线的另一端插入硬盘的数据线插座内,注意将排线一侧的红线靠近硬盘电源插座·102·(见图4.
4.
9IDE信号排线插向硬盘).
有的主板IDE插针座和配套提供的排线上分别有防插反卡口和防插反凹形缺口,不会插反.
图4.
4.
7硬盘电源的插接图4.
4.
8IDE信号排线插向主板图4.
4.
9IDE信号排线插向硬盘③光驱:若有第2条IDE数据排线,则将光驱跳线设置在主盘位置;在机箱电源的DC输出插头中选择1个大的(20mm宽,同硬盘一样),插入光驱的电源插座上,注意将插头的斜角对准插座上的斜角.
同接硬盘一样,将数据排线一端插在主板上的第2个IDE插座内,注意将排线一侧的红线靠近插座旁的"0"或"1"的针脚标志,然后将排线的另一端插入光驱的数据线插座内,注意将排线一侧的红线靠近光驱电源.
若只有1条IDE数据排线,则将光驱跳线设置在从盘位置,将排线上的第2个数据插头插入光驱的数据线插座.
若排线较短,·202·可试着将整个排线的各插头调换一下.
④其他:一般主板上都有1个"HDDLED"插针(2根,其中1根标有"+"或"1"字样).
若将机箱面板上的硬盘灯插上,当硬盘工作时该灯会闪亮.
(3)安装显示卡,连接电源、键盘、显示器和扬声器,如实验3.
(4)加电观察.
①如实验3,全面检查所有器件和插接件的准确和牢固,按下机内电源的开关,手指不要离开,看电源风扇和CPU风扇是否转动,若任何一个不转,则立即关闭开关.
若发现有火花、烟雾或异味,也要立即关机.
②确认屏幕上出现显示卡类型、CPU类型及工作频率、内存自检等内容,同时应听到硬盘内盘片起旋和高速转动的声音,看到光驱面板上的指示灯闪动.
若软驱灯立即发亮并长时间不熄灭,说明软驱数据线插反,应关机重新调整.
(5)进行CMOS设置.
①用螺丝刀头轻触RESET功能插座上的两根插针,使其瞬间短路,系统应能重新启动.
②所有的主板都装有SETUP程序来设定或调整系统,该程序存放在BIOSROM中.
按照主板说明书上的介绍,一般在主板进行自我测试时,若及时按下键盘上的〈Delete〉键(或通过其他触发方式),可启动该程序进入主板自带的CMOSSETUPUTILTTY设置主画面中(见图4.
4.
10CMOS设置主画面),然后可参照说明书进行新的设置(或修改设置),确认正确后,保存新设置并退出,系统会重新启动.
图4.
4.
10CMOS设置主画面③设置方法:a.
探测和取得硬盘参数:在CMOS设置主画面中将光标移至"IDEHDDAUTODETECTION"选项并回车,微机会自动测出第1块硬盘的有关参数(可能同时以不同模式测出3组数据),若硬盘容量不超过504MB,则按照"NORMAL"方式选择其一;若超过504MB,则选"LBA"方式.
选好第1块硬盘后,微机会自动地依次探测第2至第4块硬盘,没·302·有安装多个硬盘时,后3个探测出的数据项无意义,可按"Esc"键取消.
若没有测出任何一个硬盘参数,则说明硬盘连接有问题或硬盘本身有故障,需要重新安装或换掉有关部件和排线.
b.
设置软驱:进入CMOS主画面的第1个选项"STANDARDCMOSSETUP",在其中关于软驱设置的第1项"DriveA:"中选择出3.
5"1.
44MB选项(反复按动"PageDown"和"PageUp"键可变换选项);同时观察画面中第1个IDE硬盘的参数"PrimaryMaster"后列出的数据与前面自动探测出的是否相同.
c.
设置启动顺序:进入CMOS主画面的第2个选项"BIOSFEATURESSETUP",先将微机启动和引导顺序"BootSequence"设置成"A,C,…",然后将"BootUp(Floppy)Seek"选项置为"ENABLE";按"Esc"键退回CMOS设置主画面,选"SAVE&EXITSETUP"退出并保存有关设置.
(6)用软盘启动微机:将MSDOS6.
22系统盘插入软驱,使微机重新启动,屏幕上应顺序显示微机的各种硬件和参数,包括发现CDROM的信息;最后软驱灯亮,有"咔、咔"的读软盘声,同时屏幕上出现"StartMSDOS…",说明微机正在装入DOS系统;当屏幕出现"A>-"后,说明DOS系统引导正常.
这时键入"DIR"并回车,屏幕会显示出该软盘中的文件名等信息.
确认文件中至少包含有COMMAND.
COM、FDISK.
COM、FORMAT.
COM、HIMEM.
SYS、MSCDEX.
EXE、EDIT.
EXE等.
(7)硬盘初始化①检查硬盘状态a.
在A>下键入"DIRC:"并回车,若屏幕显示出C盘中的文件目录,说明硬盘有DOS或WINDOWS分区,并已经过格式化且基本正常.
b.
若无法列出文件目录,但可转到"C>"下,则说明该硬盘没有经过格式化或格式化不正常(文件分配表损坏).
c.
若无法转到"C>"下,说明该硬盘的分区损坏或还没有进行分区.
②进行硬盘分区a.
在A>下键入"FDISK"并回车,进入硬盘分区程序,该程序一般给出4个选项,首先选第4个,观察该硬盘目前的分区情况.
若硬盘原来已有某种分区存在,则记录下有关参数后按"Esc"键退回4个选项状态,继续选其中第3个选项,在程序的提示下删掉原有的分区.
b.
选第1个选项重新建立硬盘分区,首先建立硬盘的基本DOS分区,一般情况下将程序当时测出的容量全都分给该DOS分区,并自动命名为逻辑驱动器C,也就是通常所说的"C盘";若硬盘容量较大,则还可能要建立扩展DOS分区,在扩展DOS分区中对应的逻辑驱动器依次为D、E、F…建完分区后按"Esc"键退回4个选项状态.
c.
选第4个选项,检查分区后的有关参数,其中基本DOS分区的状态应显示为"A",表明其处于激活状态,将来微机会在该分区上寻找启动信息.
若该分区未激活,则在原4个选项中选第2项,手工激活该分区.
最后连续按"Esc"键使微机通过软盘重新启动.
③硬盘格式化和安装DOS系统a.
在A>下键入"FORMATC:/S"并回车,按提示对硬盘进行格式化.
b.
取出软驱中的DOS系统盘,重新启动微机,使之从硬盘引导进入C>状态.
c.
在C盘上建立DOS子目录,并将系统软盘中的所有文件复制到该子目录下.
·402·(8)格式化软盘:将空白的或准备格式化软盘去掉写保护并插入软驱,在"C>"提示符下键入"C:\DOS\FORMATA:/S"并回车,按照提示对软盘进行格式化并使之成为1张DOS系统启动盘.
查看盘中文件,应该有COMMAND.
COM命令文件.
(9)安装光驱驱动程序①将光驱驱动程序软盘插入软驱,在A>下键入"INSTALL"并回车,按照提示在硬盘上安装光驱驱动程序.
②取出软驱中的软盘,重新启动微机,使之从硬盘引导进入C>状态,屏幕上应显示出加载光驱的有关信息.
将数据光盘放进光驱,待光驱灯闪动后键入"D:"并回车,系统提示符变成"D>-",此时键入"DIR"并回车,可列出光盘中的文件目录.
若键入"DIRC:\"并回车,会发现C盘上多了一些文件,其中有系统配置文件"CONFIG.
SYS"和自动批处理文件"AUTOEXEC.
BAT".
③键入"TYPEC:\CONFIG.
SYS"并回车,屏幕上会显示出该文件的内容,其中有1行为"DEVICE=C:SYS/D:MSCD001"或类似的语句.
这就是DOS系统加载光驱驱动程序的第1个步骤,SYS是光驱驱动程序的设备文件.
不同的光驱其文件名的前缀有所不同,存放的子目录也有所不同.
④键入"TYPEC:\AUTOEXEC.
BAT"并回车,屏幕上会显示出该文件的内容.
其中有1行为"C:MSCDEX.
EXE/D:MSCD001",这就是DOS系统加载光驱驱动程序的第2个步骤.
MSCDEX.
EXE的执行将光驱指定为某一个逻辑驱动器,如D盘或E盘等.
(10)制作完整的系统软盘①将新制作的DOS系统启动软盘插入软驱,键入"COPYC:\CONFIG.
SYSA:"、"COPYC:\AUTOEXEC.
BATA:"、"COPYC:\DOS\MSCDEX.
EXEA:"和"COPYC:SYSA:"四条命令.
②键入"C:\DOS\EDITA:\CONFIG.
SYS"并回车,用DOS的文件编辑器对软盘上的系统配置文件进行修改,将原来的"DEVICE=C:SYS/D:MSCD001"改成"DEVICE=A:SYS/D:MSCD001",然后保存该文件.
③键入"C:\DOS\EDITA:\AUTOEXEC.
BAT"并回车,用DOS的文件编辑器对软盘上的自动批处理文件进行修改,将原来的"C:\…\MSCDEX.
EXE/D:MSCD001"改成"A:MSCDEX.
EXE/D:MSCD001",然后保存该文件.
④不要取出软盘,重新启动微机,使之从软盘引导,屏幕上也应显示出加载光驱的有关信息.
若数据光盘仍在光驱里,可直接键入"D:"并回车,系统提示符变成"D>",此时键入"DIR"并回车,可列出光盘中的文件目录.
(11)实验结束①键入"DELA:并回车,删除软盘上的所有文件,取出光盘和软盘.
②关闭电源,按照相反的次序拆除各器件.
五、讨论(1)硬盘的主从跳线插针在什么位置有什么标记(2)FDD排线与IDE排线的插头有何不同(3)可否将光驱设置成主盘,而将硬盘设置成从盘·502·(4)当系统接有两块硬盘时,如何进行分区(5)有时系统接上两块硬盘时,会出现无法用硬盘启动或找不到第两块硬盘的情况,为什么如何调整(6)更换硬盘后要在CMOSSETUP中做怎样的修改(7)微机在启动时,屏幕提示要求插入系统盘,说明什么(8)有时无法从软驱启动微机,插入正确的系统盘也不行,可能是什么原因如何解决(9)装有多个硬盘、光驱时,要考虑哪些问题(10)有的IDE数据信号排线插头上的突起与硬盘对应插座上的缺口正好相反,使排线在插入插座时红线不能靠近硬盘的电源插座,如何调整使硬盘能正常工作·602·实验5整机组合一、实验目的(1)认识和了解微机机箱与箱内各固定与活动器件的布局、组合关系.
(2)了解和掌握主板、电源、软驱、硬盘、光驱的安装方法.
(3)连接各接口、按钮、指示灯和喇叭,加电测试.
二、实验材料(1)实验3中已接触过的586微机主板1块(AT型),CPU1块(Socket7型)和相应的CPU风扇.
(2)实验3中已接触过的内存条若干,72线(SIMM)的EDORAM2~4条(每条8MB)或168线(DIMM)的SDRAM1条(32MB).
VGA显示卡1块(PCI型).
(3)实验4中已接触过的软驱1个(1.
44MB),硬盘1块(504MB~4GB,已装好MSDOS6.
22系统、光驱驱动程序并可启动),CDROM光驱1个,各自对应的数据排线2~3条.
(4)键盘、鼠标各1个.
微机用普通AT型(立式或卧式)机箱1个,带机内电源、开关和电源线,与机箱配套的螺柱、螺丝、塑料定位卡子、螺母、绝缘垫圈等.
(5)VGA显示器1台,带电源线;MSDOS6.
22系统盘1张,数据光盘1张.
(6)比主板略大的薄橡胶或泡沫塑料垫1块,带地线的多功能插座1个,尖嘴钳1把,磁性十字头螺丝刀1把.
三、实验准备(1)清点实验材料,记录各器件的标识特征、型号和序号.
(2)阅读有关说明书的硬件部分,通过试装确定或记录如下参数和设置:①软驱、硬盘和光驱在机箱内的安装位置和方向,有关螺丝孔和螺丝是否匹配.
②主板上的孔位与机箱底板孔位的关系,确定主板安装时的准确位置,保证插卡和键盘能准确安装,没有偏差(见图4.
5.
1).
③确定主板上DC电源工作指示灯插座、Reset功能插座、扬声器插座、硬盘工作指示灯插座的位置和极性.
了解串、并口插座的位置和接出方式.
(3)检查软驱、硬盘和光驱数据接口的针脚是否整齐,有无弯曲和断裂.
检查机箱内部托架是否平整,有无断裂、翘曲现象和缺螺丝孔,螺扣是否滑脱(见图4.
5.
2).
(4)检查机箱上各种颜色指示灯(LED)及引线的完好.
清点螺丝、螺母和塑料卡子的数量.
(5)检验机箱电源是否能工作:单独给其加电,看电源风扇是否转动.
将光驱的电源单独插上,待其指示灯闪亮后按动开/关仓门键,看碟仓是否能弹出和回位.
·702·图4.
5.
1立式机箱装配图图4.
5.
2卧式机箱装配图(6)将软盘插入软驱内,再按弹出键,看软盘是否能顺利弹出.
四、实验步骤1.
在主板上安装586CPU和内存条(1)按照实验3的要求,将CPU、风扇和内存条先安装在主板上.
(2)试着将主板对齐有关孔位平放在机箱底板上,看CPU(含风扇)、内存条或主板上的其他器件是否与机箱内的托架和电源相碰或冲突.
(3)若感觉机箱内电源影响内存或主板DC电源插头的拔插,可松开机内电源与箱体连接的4~5个紧固螺丝(在机箱背面有3~4个,注意不要错将电源内的风扇固定螺丝松开;有时电源与机箱内部的支架还有1个螺丝相连),暂时将机内电源拆下,以保证其他器件·802·可顺利安装(见图4.
5.
3).
图4.
5.
3拆下机内电源后的机箱2.
将主板安装在机箱内(1)主板前后两侧各有几只圆形/椭圆形定位孔,这些孔和机箱底板上的圆孔相对应,我们将利用这些定位圆孔将主板固定在机箱底板上.
定位的金属螺柱和塑料定位卡是在机箱底板上固定主板的紧固件,它们与机箱配套提供(见图4.
5.
4).
图4.
5.
4固定主板用的金属螺柱和塑料定位卡(2)根据主板及机箱底板上的孔位关系,在固定主板时应首先选定2~3颗定位金属螺柱的位置,一般在机箱与主板连接的靠背板侧沿中线左右各设一颗,主板的前侧中部设一颗.
将螺柱一端旋入机箱底板的螺柱定位孔中,或将其分别用螺母固定在机箱底板的上述3个孔内,形成支撑主板的基本平面,螺母拧在底板反面.
(3)塑料定位卡上端(带尖头的一端)应插入主板上的其余圆孔中(不一定是全部,只选主板与机箱底板孔位对齐的5~6个,主板上的个别孔为了使安装时有一定的余量,特别开成了椭圆形).
不同类型机箱塑料定位卡的另一端形式不一,有旋入式、插入式和嵌入式等.
旋入式应先旋入机箱底板定位孔中(孔和卡子带螺扣),插入式也应先插入机箱底板定位;嵌入式应先将上端插入主板,再将主板连卡子一起从水平方向嵌入在机箱底板上(见图4.
5.
5).
(4)金属螺柱和塑料定位卡安装完毕后,将主板平放在机箱底板上,逐个使塑料定位卡·902·图4.
5.
5插上定位卡和拧上螺柱的主板插入主板的有关孔中,早先拧上的3个金属螺柱上端的螺纹应能在主板相应的孔中看见,必要时可左右晃动主板,使之对准贴紧,同时注意主板应保持水平状态.
(5)最后用3个3mm金属螺丝套上红色绝缘垫圈,穿过主板将其拧在定位金属螺柱的螺丝孔中.
将主板固定死.
搬动或扭动机箱的四角,看主板位置是否变化.
3.
安装软驱、硬盘和光驱(1)找到软驱、硬盘和光驱的安装位置,根据各自的螺丝孔位,考虑螺丝刀的操作空间,确定三者的安装次序.
一般是先装软驱,然后安装硬盘和光驱.
有时软驱装上后会妨碍拧光驱的螺丝,此时应先安装光驱.
(2)软驱:撬下机箱面板上软驱孔的档板,将软驱顺着机箱内部的托架伸出孔外,保证软驱面板与机箱面板平齐,若此时软驱的螺丝孔与托架的不匹配,可将软驱拔出,翻转180度再插入.
至少要用3个螺丝将软驱固定在托架上(见图4.
5.
6).
(3)硬盘:检查硬盘的主/从盘跳线位置设在"主盘"端,将硬盘插入托架并对准有关螺丝孔,将硬盘的DC电源和数据排线口面向主板,使有关线缆能顺利插接,同时应尽量保证安装后灰尘不会落在硬盘有线路板的一面上,至少用4个螺丝将硬盘固定在托架上(见图4.
5.
7).
(4)光驱:撬下机箱面板上光驱孔的档板,将光驱顺着机箱内部的托架伸出孔外,保证光驱面板与机箱面板平齐,光驱的碟仓开/闭按钮应在下方.
至少用4个螺丝将光驱固定在托架上(见图4.
5.
8).
4.
安装显示卡(1)选择1个合适的PCI插槽,用十字螺丝刀拧下与其对应的固定在机箱后部档板上防尘片的螺丝,取下防尘片,露出条形窗口.
拿着显示卡的边缘,将其下方"金手指"的缺口对准PCI槽中的隔断,使卡上的金属档片面向机箱后侧,档片上的D型数据接口从条形窗口中向外露出,档片上的缺口对准机箱条型窗口顶部的螺丝孔,适当用力平稳地将图4.
5.
6安装软驱示意图卡的金手指向下压入PCI槽中,卡上档片的顶端应能紧贴住机箱背板上条型窗口顶部对应的金属水平面(见图4.
5.
9).
(2)按压显示卡的两个顶端,应无浮空或松动现象.
查看显示卡的"金手指"是否完全插入插槽中,若只插进一部分,应拔下重插,必要时可换个插槽或调整主板的高度,使主板、卡和机箱三者相匹配.
·012·图4.
5.
7安装硬盘示意图图4.
5.
8安装光驱示意图图4.
5.
9插装显示卡示意图(3)确认显示卡完整插入后,用螺丝将金属档片顶部的缺口固定在机箱条形窗口顶部的螺丝孔上.
不要漏过这一步,这个小螺丝既固定了显示卡(能有效防止短路和接触不良),还连通了显示卡与电脑主板之间的公共地线,使箱体、卡和主板连成一体.
拧紧后再晃动一下显示卡,看是否牢固.
·112·5.
连接各器件的DC电源、数据线和指示线(1)机内电源:确认电源没有加电,找出电源DC输出端中两个底部带齿的插头,将其各自的黑线端均对准主板上AT电源插座的中央,分别插入.
插好后两个插头的黑线端应紧挨着(黑靠黑),插头的齿应钩入插座的齿孔.
电源固定在机箱后部的支架上,将电源风扇孔和有交流电输入线插孔一侧面向机箱后部,电源的风扇应对准机箱背板上的圆形风扇孔,电源输入线插孔也应从相应孔中探出,再用螺钉将电源固定在机箱背板上.
(2)将各类DC电源插头分别与CPU风扇、软驱、硬盘和光驱的电源插座相连.
(3)将软驱、硬盘和光驱的数据排线分别与主板和其各自相连,注意排线的插接方向.
(4)按照主板说明书的要求,先拆下机箱背面显示卡与电源之间的两个金属档片,再换上主板附带的镶有D型串、并口插座和小排线的档片并用螺丝固定.
将串、并口插座上附带的数据排线插在主板对应的串、并口插座上,注意将排线的红色线端对准插座旁标注的"1"标志.
(5)机箱前面板上有几个按钮开关和几个指示灯(LED发光二极管),前面板的反面有一组连接相应开关和LED指示灯的插接线,这些插接线需与主板上相应的插针座正确插接后才能正常工作.
通常主板的接口插针座为2*8针插针块,该插针座在主板上靠近机箱面板的前侧,插针座旁有相应的简明文字标注(如RESET、SPK、HDDLED等),参照说明书和板上标注可完成相应的连接.
插接LED指示灯时注意方向(即+、-极性),反向插入指示灯不亮.
需要插接的对象有5~6种,其插头连线的颜色仅供参考,不同类型机箱的插头连线颜色可能不同.
①HDDLED:硬盘工作红色LED指示灯,红(+)、白(-)二线插头.
②RESETSWITCH:微机系统复位键,绿、黑二线插头.
③SPEAKER:机内小喇叭,红、空、空、黑四线插头("空"表示无连接线).
④KEYLOCK:键盘锁,绿、白二线插头.
⑤POWERLED:电源绿色LED指示灯,蓝(+)、空、黑(-)三线插头.
⑥POWERSWITCH:软关机电源开关,橘、黄二线插头(仅ATX机箱有).
(6)键盘/鼠标:键盘插头上有一个"箭头"标志,将其朝上插入主板的键盘口.
将鼠标器的D型插头插入机箱后面伸出的某一个大小匹配的串口插座上.
(7)显示器:确认显示器的电源开关是关闭的,将其信号线的D型插头与显示卡的D型插口相连并拧紧两端的紧固螺杆,将显示器电源线的凸型插头插进多功能插座,或将其凹型插头插进机内电源对应的插座内.
6.
加电观察(1)全面检查所有器件和插接件的准确和牢固,确认机内电源开关处于关闭状态,将其电源线与多功能插座相接.
开启显示器的电源开关.
(2)按下机内电源的开关,手指不要离开,看电源风扇和CPU风扇是否转动,若任何一个不转则立即关闭开关.
若发现有火花、烟雾或异味也要立即关机.
(3)调整显示器的亮度和对比度,看屏幕上是否有字符和图形出现,若无任何反应,但扬声器有报警声,听清报警的长短和数量等信息后,关闭电源,按报警提示的线索检查有关器件.
若扬声器也无声音,则也要关闭电源,请指导教师帮助判断故障.
必要时更换怀疑有故障的器件.
·212·(4)屏幕上出现显示卡类型、CPU类型及工作频率、内存自检等内容时,说明安装和系统工作正常.
记录下CPU的频率、内存容量、BIOS序列号等数据,与预设的数据进行比较.
7.
进行CMOS设置(1)轻触机箱面板上的RESET按钮,重新启动系统.
(2)按照说明书上的介绍,通过按键盘上的Del键或其他方式,可进入主板的CMOS设置主画面中,然后设置好系统时间("Date"和"Time")、软驱和硬盘类型、启动方式等内容并保存新设置.
(3)进入CMOS设置主画面后,可按某一功能键将其切换成图形状态,此时屏幕上应有鼠标的"箭头"出现.
移动鼠标,该箭头应跟着移动.
8.
进入DOS系统(1)重新启动系统后,应有硬盘指示灯、软驱灯、光驱指示灯,按顺序闪动并发出响声.
最后屏幕提示硬盘上的DOS启动.
(2)列出硬盘、光碟和软盘上的文件目录.
9.
安装机箱盖(1)关闭电源,整理好机箱内各类线的位置和次序,在保证不压住机内引线、不影响微机正常工作的条件下,严丝合缝地盖好机箱盖,拧上机箱盖与机箱间的紧固螺丝.
(2)将显示器放在机箱上,开启电源,微机应能正常启动,否则要拆下机箱盖重新检查调整.
10.
实验结束(1)关闭电源,按照相反的次序拆除各器件,其中拆下内存条时需将两端的卡子同时搬开,一般内存条会自然松动.
(2)将主板上各跳线的设置恢复初始状态.
清点各类器件的数量,并请指导教师检查后离开.
五、讨论(1)主板安装好后,有时因孔位问题使主板的某一部分浮空,轻压该部分主板会向下弯曲,此时如何对主板进行进一步的支撑(2)主板同机箱内的托架在位置上发生冲突,处理原则是什么(3)主板安装好后,有时各种扩充卡不能顺利地插到扩充槽的底部,导致有些卡不能正常工作,怎样调整主板(4)安装硬盘时,水平放置和垂直放置哪个更好些软驱呢(5)如何保证CPU风扇的转动不受各种排线和其他线缆的影响(6)安装好软驱或光驱后,发现机箱盖难以顺利合上,怎么办·312·实验6声卡、MODEM卡的安装及综合测试一、实验目的(1)掌握声卡和内置MODEM卡的安装和连接方法.
(2)加电测试,在DOS和Windows95/98中文环境下进行相关的软件设置.
(3)用测试软件对整机系统进行初步测试.
二、实验材料(1)已安装好Windows95/98中文环境的586/PⅡ/PⅢ微机1套.
中文版Windows95/98光碟1张,测试用软件若干种(MSD、HWINF433等).
(2)普通即插即用(PnP)型ISA声卡(见图4.
2.
15(a))及安装软盘/驱动程序1套.
(3)即插即用ISA型内置MODEM卡(见图4.
6.
1)及附带RJ-11双头连接线1根,音频线1根,驱动程序1套.
图4.
6.
1普通内置MODEM卡(4)声卡和光驱连接的音频线1根,麦克风1个,有源或无源音箱或立体声耳机1套.
(5)带地线的多功能插座1个,尖嘴钳1把,磁性螺丝刀1把.
三、实验准备(1)清点实验设备和材料,记录声卡和MODEM卡的标识特征、型号和序号.
(2)阅读有关声卡说明书和安装指南.
(3)检查各连接线的完好,将各插头与有关器件进行试插接.
·412·四、实验步骤(1)确认微机电源是关闭的,拆下机箱盖.
(2)安装声卡:①确定一个合适的ISA扩展槽,用十字螺丝刀拧下固定在机箱后部档板上防尘片的螺丝,取下防尘片,露出条形窗口.
②拿着声卡的边缘,把卡底部的金手指对准扩展槽,使卡的金属档板面向机箱后侧,档板上的所有接口都从条形窗口中向外露出,适当用力平稳地将卡的金手指向下压入扩展槽中.
③用螺丝将声卡金属档板顶部的缺口固定在机箱条形窗口顶部的螺丝孔上.