触发器触发器的作用

触发器及其应用一、实验目的1、熟悉基本RS、JK、D等触发器的功能2、掌握触发器逻辑功能及使用方法3、学习触发器之间相互转换的方法1、按电路结构分类:基本RS触发器、同步触发器、主从触发器、边沿触发器等;2、按逻辑功能分类(将有时钟控制的触发器分为)RS触发器、D型触发器、JK触发器、T触发器等.
触发器有关概念三、实验元件和实验内容=0(=1)时触发器被置"1"0(=1)时触发器被置"0"1时状态保持;==0时,触发器状态不定,使用过程中应避免此种情况发生.
通常称为置"1"端,为置"0"端.
基本RS触发器也可以用两个"或非门"组成,此时为高电平触发有效.
φφ00QnQn1110010110QQ输出输入两个与非门交叉耦合可以构成基本RS触发器基本RS触发器具有置"0"、置"1"和保持三种功能.
1、基本RS触发器基本RS触发器功能表例、基本RS触发器R、S波形如下,触发器初态为0.
画出输出端Q和Q的波形.
RSQQ不定不定RSQQ动作特点:电平触发,输入信号在全部作用时间内都能直接改变输出端状态.
012、双JK触发器74LS112下降边沿触发的边沿触发器,引脚功能及逻辑符号如右图.
JK触发器的状态方程为J和K是数据输入端,是触发器状态更新的依据.
RD是置0端,SD是置1端,低电平有效.
触发器的功能如右表注:*—任意态↓—高到低电平跳变↑—低到高电平跳变n—现态n+1—次态φ—不定态JK触发器常被用作缓冲存储器,移位寄存器和计数器等.
CP边沿触发:允许在触发沿来到前一瞬间加入信号.
这样,输入端受干扰的时间大大缩短,受干扰的可能性也会大大降低.
上升沿触发的边沿触发器,引脚功能及逻辑符号如右图.
D触发器的状态方程为Qn+1=Dn右图为双D74LS74的引脚排列及逻辑符号.
单端输入,其输出状态的更新发生在CP脉冲的上升沿,故称为上升沿触发的边沿触发器,触发器的状态只取决于时钟到来前D端的状态,RD是置0端,SD是置1端,低电平有效.
功能如右表.
D触发器的应用很广,可用作数字信号的寄存,移位寄存,分频和波形发生等.
D触发器品种很多,可按需要选择如双D74LS74、四D74LS175、八D74LS174等.
3、双D触发器74LS744、触发器的转换(1)JK触发器转换为T触发器和T'触发器上式中令:T=J=KJK触发器即可转换为T触发器当令:T=1JK触发器又转换成为T'触发器右图是构成T和T'触发器的接线.
JK触发器特性方程:(2)D触发器转换为T'触发器D触发器令D=,如右图,实现了T'触发器功能注意:74LS112和74LS74转换为其它功能的触发器,触发特性并不改变!
Qn+1=DnQN+1=N实验内容:1、测试基本RS触发器的逻辑功能按图用两个与非门组成基本RS触发器输入端接单次脉冲源(负脉冲),输出端接逻辑电平显示器,按表3-7要求测试,记录数据.
QQ输出实验内容:2、双JK触发器74LS112逻辑功能实验输入端JK接逻辑电平开关,SDRD接单次脉冲源(负脉冲),CP接单次脉冲源(正脉冲),输出端接逻辑电平显示器,(1)测试JK触发器的逻辑功能按表3-8要求改变J、K、CP端状态,观察Q、Q状态变化,观察触发器状态更新是否发生在CP脉冲的下降沿(即CP由1→0),记录之.
(2)将JK触发器的J、K端连在一起,构成T触发器,测试功能.
(3)按图3-5接线(J、K端都接"1"),构成T'触发器在CP端输入数HZ的连续脉冲,用双踪示波器观察CP、Q、Q端波形,注意相位关系及触发沿,描绘之.
实验内容3、双D触发器74LS74的逻辑功能实验输入端D接逻辑电平开关,SDRD接单次脉冲源(负脉冲),CP接单次脉冲源(正脉冲),输出端接逻辑电平显示器(1)测试复位、置位功能,自拟表格记录.
(2)按表3-9要求测试D触发器的逻辑功能并观察触发器状态更新是否发生在CP脉冲的上升沿(即由0→1),记录之.
(3)将D触发器的Q端与D端相连接,构成T'触发器如图3-5.
在CP端输入约20HZ连续脉冲,用双踪示波器观察CP、Q、Q端波形,注意相位关系及触发沿,描绘之.
4、用JK触发器构成D触发器测试其逻辑功能.
三、实验元件和实验内容φφ00QnQn1110010110Qn+1Qn+1输出输入输出1010*111100*jiangping1jiangping2