报文基于OCTEON多核处理器的高精度网络报文处理系统（计算机论文）

封面

《基于OCTEON多核处理器的高精度网络报文处理系统》

Word格式可编辑含目录

内容含搞要关键字正文参考文献等。

精心整理放心阅读质优价廉欢迎下载

文档信息

基于OCTEON多核处理器的高精度网络报文处

理系统

目录

1硬件系统总体设计

23层需要提供线速收发报文

2系统嵌入式软件设计

3实验结果及分析

4结束语

正文

摘要基于Cavium公司OCTEON Cn5650芯片设计与实现一种高精度网络报文处理系统。 由OCTEON的硬件收发引擎Packet输入和Packet输出来保证线速收发报文性能在simple executive环境下满足TCP连接20万/秒和HTTP连接10万/秒的要求。实验结果表明报文处理系统能够接收网络上的数据报文并根据指定的内容对网络数据报文进行分析和存储根据需要可以实现标准协议如HTTP、 FTP、S MTP、 P OP3等网络报文客户端及服务器端模拟以及流量模拟将自定义的网络报文或接收到的网络报文发回到网络中

关键字多核处理器 Cn5650线速收发嵌入式

中图分类号

随着网络技术的高速发展实现27层网络数据报文的发生和接收用于提供基础的数据报文 以支撑测试系统实现多种形式的Gb p s级别以上的网络测试工具成为了必然。 目前工业上常用的网络报文高速发生器包括Ixia和Smartbits等但由于其价格非常昂贵且不能记录网络数据报文难以模拟真实的网络环境应用范围经常受到限制。针对网络报文的高数据量、突发性和实时处理的特点 以通用处理器为核心的网络报文处理系统虽然具有处理器主频高、运算简单、开发门槛低等特点但是没有专门的网络处理加速硬件使得网络报文的实时性处理上没有保证。以FPGA为核心的网络报文处理系统具有网络处理加速硬件 以及对简单任务的快速重复执行的特点但是FP GA系统存在开发难度最大且自定义网络报文灵活性不足的缺点。因此 以OCTEON多核处理器为核心的系统存在开发难度适中、基于网络处理加速硬件易于实现网络报文实时性处理等优点成为当前网络协议处理系统研究和设计的热点。

文献[1]在L i nux平台下基于OCTEON多核处理器设计与实现了高精度流回放系统 以回放的时间戳为基础实现高度并行并且高精度的网络报文处理系统。文献[2]基于OCTEON多核的高速处理并结合了I PV6网络中入侵的新特点将协议分析技术和基于流的检测技术在OCTEON多核间分配执行实现了流处理及协议分析模块与控制模块的高速联动。文献[3]基于OCTEON的硬件平台设计并实现了一种基于

专用多核的千兆入侵防御系统该系统包含了入侵防御中的数据包预处理、检测以及响应全部组件。

本文以高性能OCTEON多核处理器芯片为核心设计与实现了高精度网络报文处理系统。一方面接收网络上的数据报文并根据指定的内容如固定IP地址、指定网段、协议类型等对网络数据报文进行分析和存储另一方面根据需要可以实现标准协议如HTTP、 FTP、S MTP、 P OP3等网络报文客户端及服务器端模拟以及流量模拟最后可以将自定义的网络报文或接收到的网络报文在发送回网络中去。

1硬件系统总体设计

OCTEON多核处理器概述

OCTEON CN56XX芯片硬件结构如图1所示红色框部分有12个处理器核集成了专门定制的MIPS64指令集[4] 具有高可编程性、可扩展性单核频率达到800MHz最高每秒可处理3千万个包。该处理器同时支持数据面与控制面支持自启动功能提供加密、 CRC校验以及包排序等高可靠性功能具有硬件包处理加速功能具有硬件单元处理任务的队列、调度、排序和同步功能具有硬件进行TCP加速、校验功能具有完全一致内存系统。

OCTEON Cn5650处理器[5]对外接口包括PCIe SGMII等高速串行总线 以及DDR2等高速内存接口 具备2VLP Mini DIMM插槽最高支持双DDR2通道的16GB内存支持ECC特性保证数据高可靠性。拥有高效的IO性能 640位的内部带宽高达9GHz的总计算性能 以

及多个有针对性的硬件加速部件。 Cn5650有两个网络接口单元实现了8个SGMI I/1000BASE-X接口使用其中的QLM3可以扩展四个千兆以太网接口。

高精度网络报文处理多功能卡设计

高精度网络报文处理多功能卡的结构如图1所示其核心是12核800MHz多核处理器Cn5650负责发送报文调度接收报文分析处理以及TCP/HTTP等上层协议的处理 内嵌四口千兆以太网PHY 88E1145芯片对外提供4个RJ45千兆以太网口具备2VLP Mini DIMM插槽采用2根DDR2的1GB内存配有16MB flash实现固件程序的加电自启动通过PCIex4总线与主处理器板通讯下发配置信息、文件内容上传运行结果通过ATX 4针12V电源接头和PCIe提供的实现电源输入。

多功能卡以太网PHY芯片采用Marvell Alaska 88E1145四口PHY芯片。每一个PHY通道支持100BASE-TX、 1000BAS E-T以及10BASE-T的全双工和半双工的全部物理层功能。 88E1145可以直接通过SGMII总线与MACwi tch连接。通过处理器专用的SMI控制单元通过MDIO接口来管理PHY。

图1多功能卡结构图

23层需要提供线速收发报文可以由OCTEON的硬件收发引擎Packet输入和Packet输出来保证。其中Packet输入引擎可以实现线速收包 Packet输出引擎性能可以达到25Mpps。

OCTEON 47层在simple executive环境下TCP新建连接数可以达到120万/秒。考虑到其理想性能实际应该低于这个数值但是满足TCP连接20万/秒和HTTP连接10万/秒时可以保证的。而且通过硬件预处理24层报文可以由报文保序单元调度多个CPU核来实对数据流做并发处理从而加速TCP性能。

2系统嵌入式软件设计

多功能卡上的23层嵌入式测试程序由控制模块、发包调度模块、收包分析统计三部分组成实现对23层测试的报文线速收发、报文统计。 Send Schedule利用PKO硬件单位做线速发包处理 同时根据GUI的配置对发送报文作实时调度 Receive Analyze在PIP的处理结果基础上进一步完成测试所需要的统计等处理结果 ControlCore负责与主机通信完成数据上报和命令执行等工作。

多功能卡上的47层嵌入式测试程序主要是运行于多核处理器上的Linux操作系统针对OCTEON优化的高性能TCP/IP协议栈HTTP、 FTP等业务协议软件。负责完成TCP业务的客户端、服务器端流量的产生、统计 HTTP业务的客户端、服务器端流量的产生、统计等。

底层驱动程序为用户提供访问系统硬件支持 同时为上层软件提供运行平台。提供协议发生卡初始化接口可以分别控制每个通道发送和接收数据链路的打开和关闭提供四路23层通信功能八路47层通信功能其中四路发送和四路接收 23层每路通道可实现数据

包1 Gb p s线速流量发生与接收支持RFC 2544测试 47层每路通道可实现TCP协议、 HTTP协议报文发生与接收。

3实验结果及分析

高精度网络报文处理系统功能测试

高精度网络报文处理系统由X86架构的处理器主板和2个27层多功能卡组成其中系统核心的多功能卡如图2所示

图2多功能板卡示意图

系统实现了23层网络的吞吐率、时延、丢包率和背靠背等基准测试 47层网络的最大并发连接数、每秒新建连接数等基准测试。实现标准协议如HTTP、 FTP、 SMTP、 POP3等协议的客户端及服务器端模拟以及流量模拟。该工作模式采用网络协议发生设备47层测试板卡实现可设置客户端访问参数和服务器端响应参数模拟多用户和多会话。可用于辅助训练中模拟实际业务环境下的通信或者用于综合分析。

线速收发包性能测试

为了验证本系统的64Bytes及以上报文大小线速收的能力进行了性能测试测试拓扑如图3所示。

检测规则测试设备采用IXIA 400T测试仪配合协议分析软件Wireshark 。多功能卡的4个网口分别与IXIA四个网口对发报文对

报文大小64、 128、 256、 512、 1024、 1280、 1518字节做双向线速收发包测试。

图3网络拓扑示意图

图4多功能卡测试结果

图5 IXIA测试结果

参与测试的网口均达到线速收发包测试停止后多功能卡的Sendpkts等于IXIA的Valid Frames Received IXIA的Frames Send等于功能卡的Recv Pkts。

最大新建连接速率测试

为了验证本系统的最大新建连接速率测试拓扑如图6所示。

图6 自环拓扑示意图

实验结果如图7所示表明新建HTTP连接大大超过了每秒10万个连接数。实际结果表明可以达到TCP连接20万/秒和HTTP连接10万/秒。

图7最大新建连接速率结果示意图

4结束语

基于Cavium公司OCTEON Cn5650芯片设计与实现一种高精度网络报文处理系统。接收网络上的数据报文并根据指定的内容如固定IP地址、指定网段、协议类型等对网络数据报文进行分析和存储根据需要可以实现标准协议如HTTP、 FTP、 SMTP、 POP3等网络报文客户端及服务器端模拟以及流量模拟将自定义的网络报文或接收到的网络报文在发送回网络中去。尤其是具有和专业IXIA等测试仪相同的测试精度 以及较高的新建连接能力可以很好模拟真实的网络环境用以支撑Gb p s级别的高精度网络测试分系统的实现。

参考文献

[1]陈江陆建德.基于OCTEON芯片的高精度流回放系统的设计与实现[J] .计算机与现代化 2010 06  133-136。

[2]杨吉喆王玲玲陆建德.基于OCTEON多核网络处理器的IPV6联动IPS研究与设计[J] .微电子学与计算机 2011 12  79-83。

[3]李清冯瀚林伟.基于OCTEON的千兆入侵防御系统[J] .计算机安全 2010 04  21-23。

[4]Cavium Flow Chapter[M] .America Mountain View CaviumNetworks 2009。

[5]Cavium Hardware Reference Manual[M] .America MountainView Cavium Networks 2009。